Multiplierless Reconfigurable Processing Element

SangKyu Lee ,  JeongEun Kim ,  Namsub Kim 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

A Study on Multiplierless Digital Neuron

In Jung Pa ,  k ,  Min Hwa Pa 외 1명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1994 .01

A Study on the Design of DCT Module using Distributed Arithmetic Method

Dong Hyun Yang ,  Dae Sung Ku ,  Phil Jung Kim 외 5명

ICEIC : International Conference on Electronics, Informations and Communications

2004 .08

A New Lossless/Lossy Image Coding based on A Multiplierless Integer DCT

Somcha ,  t CHOKCHAITAM ,  Masahi 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2006 .07

The Implementation of Multiplierless Digital Neural Network

Jae Young Pa ,  k ,  Cheon Woo Lee 외 2명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1995 .01

Multiplierless FIR여파기의 설계에 관한 연구 ( A Study on the Design of Multiplierless FIR Filters )

신재호 ,  이종각

전자공학회논문지

1986 .03

Novel Arithmetic Unit in GF(2m) for Reconfigurable Hardware

Chang Hoon Kim ,  Soonhak Kwon ,  Jong Jin Kim 외 1명

한국통신학회 학술대회 및 강연회

2003 .04

Implementation of Distributed Arithmetic Unit for the DCT Processor

Kyu Yul Choi ,  Duck Jin Chung

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1997 .01

Multiplierless Digital Architecture for Membership Function Evaluation

G. C. Ca ,  da ,  illi 외 3명

ICONIP : International Conference On Neural Information Processing

1994 .01

Multiplierless Digital PID Controller Using FPGA

So ,  awat Chivap ,  eecha 외 9명

제어로봇시스템학회 국제학술대회 논문집

2004 .08

잉여수계를 이용한 2-D DCT 연산회로 설계에 관한 연구

김성호 ,  김용성 ,  김은원 외 1명

한국통신학회 학술대회논문집

1991 .08

DCT-산술부호를 이용한 동영상 압축에 관한 연구 ( MOTION IMAGE CODEC USING DCT-ARITHMETIC CODING )

유병구 ,  이헌주 ,  박규태

대한전자공학회 학술대회

1989 .11

Design of Reconfigurable Array-Processor based Crypto Chip

Tae Yang Kim ,  Jun Rim Choi

대한전자공학회 학술대회

2017 .01

A New Multiplierless Digital Synapse with Parallel Data Addressing

In Jung Pa ,  k

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1996 .01

한 개의 1-D DCT 모듈만을 이용한 고속 2-D DCT 프로세서의 구조 ( Architecture of High Speed 2-D DCT Processor using Only One 1-D DCT Module )

김태용 ,  김이섭 ,  김재균

한국통신학회 학술대회논문집

1993 .01

Multiplierless Digital Architecture for Membership Fuction Evaluation

G. C. Ca ,  da ,  ill 외 3명

ICONIP : International Conference On Neural Information Processing

1994 .01

Development of a Run-Time Reconfigurable System using Partially Reconfigurable FPGA

Isao Sakamoto ,  Takano ,  i Susaki 외 9명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

1D-DCT에 기초한 DCT 계수 블록 크기 분류기 ( DCT Coefficient Block Size Classifier Based on 1D-DCT )

강경인 ,  김정일 ,  안광태 외 3명

한국통신학회 학술대회논문집

1996 .01

MCM(Multiple Constant Multiplication)과 폴딩 방식을 이용한 Multiplierless 웨이블릿 변환 구조

김지원 ,  손창훈 ,  이배호 외 1명

대한전자공학회 학술대회

2010 .11

근사 DCT와 DCT를 사용한 저속 적응 영상 부호화 시스템 연구

김영규 ,  정성환

한국통신학회 학술대회논문집

1994 .11