메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
박재호 (삼성전자) 이건상 (삼성전자) 공정택 (삼성전자) 공배선 (성균관대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2007년도 SOC 학술대회
발행연도
2007.5
수록면
441 - 444 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 넓은 범위의 전원전압 변화에서도 매우 둔감한 Propagation Delay 특성을 가지는 고속 저전력 레벨 컨버팅 플립-플롭회로를 제안하였다. 제안된 회로는 레벨을 변환해야 할 입력전원 전압과 출력전원 전압 간 전압차이가 크고, 출력전압의 가변 범위가 넓은 Application 에 이용하기 적합한 회로이다. 기존 레벨 컨버팅 플립-플롭회로가 출력 전원전압의 가변 범위가 넓을 경우 출력 전원전압 변화에 따른 Rising 과 Falling 시의 CLK-Q Delay 가 매우 민감하게 변화하는 반면, 본 논문에서 제안된 레벨 컨버팅 플립-플롭회로는 Pulsed Clocking 회로와 Data 입력 회로 및 레벨 컨버팅 회로를 전류 미러를 이용해 Cascade 로 구성함으로써 넓은 범위의 출력 전원전압 변화에도 매우 안정적인 특성을 갖으며, 저 소비전력, 고속 동작 특성을 보인다. 제안된 회로를 0.13 um CMOS 공정을 이용하여 구현하였으며, 2.0~6.5V 범위의 VDDH 변화에 대하여 기존 대비 25%~42%의 Power-Delay Product 개선이 나타났음을 확인하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-000994806