최적 범위 내에서 Max.WLS를 이용한 게이트 수정 기법

박혜성 ,  성방현 ,  김석윤

대한전자공학회 학술대회

2007 .05

A Leakage Power Reduction Technique Using IVC and Gate Modification under Delay Constraints

Bang-Hyun Sung ,  Hye-Seong Pa ,  k 외 1명

대한전자공학회 ISOCC

2007 .10

최적 범위내에서 WLS인 게이트 수가 최대가 되는 입력 벡터를 이용한 게이트 수정 기법

成邦鉉 ,  朴慧誠 ,  金錫潤

전기학회논문지

2007 .04

A Gate Modification Method Using the Input Vector Maximizes the Number of Gates in WLS within the Optimum Range

Banghyun Sung ,  Kyungwoo Noh ,  Seokyoon Kim

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07

누설전력소비만을 갖는 CMOS 전달게이트 회로

박대진 ,  정강민

대한전자공학회 학술대회

2008 .06

게이트 사이징과 감각 경로 검색에 의한 CMOS 디지털회로의 저전력 설계 기법

김주호 ,  양재석 ,  황선영

정보과학회논문지(A)

1998 .07

대기상태인 논리 회로에서의 누설전류 최소화 입력 탐색 방법

이성철 ,  신현철

전자공학회논문지-SD

2009 .10

누설전류억제 SRAM을 위한 Power Gating 회로 연구

이덕형 ,  곽동곤 ,  민경식

대한전자공학회 학술대회

2006 .11

A Novel Leakage Power Reduction Technique for CMOS Circuit Design

Jae Woong Chun ,  C. Y. Roge ,  Chen

대한전자공학회 ISOCC

2010 .11

Self-Power Gating Technique For Low Power Asynchronous Circuit

Kim-Ngan Thi Mai ,  Huan Minh Vo

전기전자학회논문지

2018 .09

파워 스위치 구조를 결합한 비동기 회로 설계

김경기

한국산업정보학회논문지

2016 .02

경로 상관관계와 게이트 사이징을 통한 지연시간 최적화

박은석 ,  김주호

대한전자공학회 학술대회

2007 .05

다중 입력 변화의 시간적 근접성을 고려한 게이트 지연 시간 모델

신장혁 ,  김주호

전자공학회논문지-SD

2010 .02

저항성 누설 전류 검출 회로 개발

주남규 ,  이일무 ,  유상봉 외 2명

대한전기학회 학술대회 논문집

2014 .11

자동 주파수 감지 기법을 적용한 지연 회로의 설계

김정연 ,  오성진 ,  이강윤

대한전자공학회 학술대회

2015 .06

스위칭 특성 향상을 위한 게이트 구동회로에 관한 연구

배진용 ,  김용 ,  백수현 외 2명

대한전기학회 학술대회 논문집

2005 .07

회로의 대칭성을 이용한 다단계 논리 회로 회로에서의 전력 최소화 기법

정기석 ,  김태환

정보과학회논문지 : 시스템 및 이론

2003 .10

조합회로에 대한 게이트 지연 검사 패턴 생성기의 속도 향상에 관한 연구

박승용 ,  김규철

대한전자공학회 학술대회

1998 .11