메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
최연경 (숭실대학교) 위재경 (숭실대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2007년도 SOC 학술대회
발행연도
2007.5
수록면
30 - 33 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 고유전율 매질을 사용한 LTCC 모듈을 통과하는 Via 구조의 신호의 질과 지연 시간에 대하여 분석하였다. 일반적으로 신호 라인의 특성 임피던스에 따라, Via 구조는 inductive 혹은 capacitive와 같은 전기적인 특성을 보인다. 하지만 고유전율 매질을 사용함으로써, Via 구조는 매우 큰 capacitive한 특성을 보이게 됨을 확인하였다. 이로 인하여, 고유전율 매질을 통과하는 Via 구조에서의 신호의 질과 시간 지연은 매우 심각하였다. 제안된 모델은 LTCC 공정 가이드를 기초로 하여 디자인하였으며, HFSS/Ansoft Designer 이용하여 Via 구조의 TDT 결과를 바탕으로 Via 구조의 특성을 확인하였다. 고유전율(500)/저유전율(7.8) 매질을 사용하였으며, 저유전율 사용시 Via 구조를 통과하는 신호의 지연 시간은 38.51 psec, 고유전율 사용시 Via 구조를 통과하는 신호의 지연시간은 60.11 psec 이었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅳ. 결론
감사의 글
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-000993798