지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.4
- 수록면
- 365 - 369 (5page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 VLIW ASIP의 ISA 설계를 위한 설계 환경을 제안하고, 이를 이용해 설계한 H.264 CABAC decoder를 설명한다. 설계 환경은 각 custom instruction에 추가에 따른 성능 향상을 cycle-accurate하게 측정할 수 있도록 해준다. 이를 위해 사용자는 ISA-aware code를 작성해야 한다. Translator, ISS, assembler가 tool로서 제공되며, 이를 통해 VLIW ASIP의 ISA 설계에 있어서 대부분의 과정을 자동화할 수 있다. 제안된 설계 환경을 이용하여 VLIW ASIP으로 H.264 CABAC decoder를 설계하였다. 설계된 ASIP은 H.264 D1급 30fps CABAC bitstream을 실시간으로 decoding할 수 있다. 설계된 VLIW ASIP의 최대 동작 주파수는 305.8㎒이고, gate count는 56k이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. ISA-aware Code
Ⅲ. VLIW ASIP 설계 환경 및 방법론
Ⅳ. 실험
Ⅴ. 결론
알림
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000250287