지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.4
- 수록면
- 191 - 195 (5page)
이용수
초록· 키워드
오류제보하기
링 형태를 이루는 지연 셀과 계수기를 같이 사용하여 높은 해상도와 넓은 최대 측정 가능 시간을 가지면서 전원 잡음 생성이 적어 고성능 올-디지털 위상 고정 루프에 활용될 수 있는 시간-디지털 변환기를 제안하였다. 제안한 회로는 90㎚ CMOS 로직 공정을 사용하여 시제품 칩으로 제작되었고, 13-ps/LSB의 해상도와 106-㎱의 범위를 가지는 것을 실험을 통해서 검증하였다. 제작된 칩은 1.2V의 전원에서 18.2㎽의 전력을 소모하며, 칩 면적은 210×130um²를 소모한다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안한 회로
Ⅲ. 측정 결과
Ⅳ. 결론
Acknowledgement
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
A 5.6 GHz LC Digitally Controlled Oscillator with High Frequency Resolution using Novel Quadruple Resolution Varactor
Anil Kavala
,
Deok-Soo Kim
,
Sungchun Jang
외 1명
대한전자공학회 ISOCC
2010
.11
Mobile Application을 위한 All Digital Phase-Locked Loop 연구 동향
신재욱
,
신현철
한국통신학회지(정보와통신)
2011
.10
버니어 지연단을 이용한 26ps, 8비트 게이티드 링 오실레이터 시간-디지털 변환기의 설계
진현배
,
박형민
,
김태호
외 1명
전자공학회논문지-SD
2011
.02
Simulink를 이용한 All-Digital PLL용 시스템 레벨 시뮬레이터 구현
임광은
,
최병용
,
김호웅
외 3명
대한전자공학회 학술대회
2010
.11
저전력 디지털 PLL의 설계에 대한 연구
이제현
,
안태원
전자공학회논문지-IE
2010
.06
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000249919