ESTELLE의 확장 : 동기적 전송방식을 통한 Estelle의 명시적인 병렬성 표현

서동수 ,  송주석

대한전자공학회 학술대회

1991 .06

Estelle로 기술된 프로토콜의 적합성 검증에 관한 연구 ( A Study on the Conformance Test for Protocols Written in Estelle )

인소란 ,  원유헌

전자공학회논문지-B

1992 .11

Estelle의 확장 : 동기적 전송방식을 통한 Estelle의 명시적인 병렬성 표현 ( Explict Parallelism Description of Estelle With Synchronous Message Passing )

서동수 ,  송주석

대한전자공학회 학술대회

1991 .07

[特輯]Extended State Transition Language(ESTELLE)

인소란

정보과학회지

1988 .02

형식기술언어 ESTELLE 프리프로세서 개발에 관한 연구

곽호영 ,  하수철 ,  인소란 외 1명

한국정보과학회 학술발표논문집

1987 .10

Estelle로 표현된 프로토콜의 테스트 슈트 생성에 관한 연구

우성희 ,  오병호 ,  이상호

한국정보과학회 학술발표논문집

1994 .04

VHDL Modeling

조중휘

CAD기술특강

1991 .01

VHDL을 이용한 2D/3D 변환의 구현

송혁 ,  김영준 ,  최병호 외 1명

한국통신학회 학술대회논문집

2006 .11

통신 기술언어의 적합성 검증 시스템 - ESTELLE언어 중심으로 -

원유헌

한국통신학회 전기통신학술연구과제

1991 .01

통신 기술언어의 적합성 검증 시스템 - ESTELLE언어 중심으로 -

원유현

한국통신학회 전기통신학술연구과제

1991 .01

VHDL 환경 설계 및 구현 ( Design and Implementation of VHDL Environment )

김충석 ,  표창우 ,  원유헌

한국통신학회논문지

1992 .11

VHDL-to-C 사상을 위한 VHDL 컴파일러 전반부의 설계 ( A Design of VHDL Compiler Front-end for the VHDL-to-C Mapping )

공진흥 ,  고형일

한국통신학회논문지

1997 .12

VHDL 합성 시스템을 위한 Modeling 에 관한 연구 ( A Study on Modeling for VHDL Synthesis System )

이연옥 ,  조중휘

대한전자공학회 학술대회

1989 .01

VHDL Modeling 기초

김상철

대한전자공학회 단기강좌

1997 .01

통신시스템의 Estelle 서술의 검증을 위한 Reachability 그래프 구축

김성천 ,  김희곤 ,  이재용

한국정보과학회 학술발표논문집

1990 .10

VHDL 설계 환경 구축

이영희 ,  황선영

한국정보과학회 학술발표논문집

1990 .04

Estelle 사양의 그래픽 표현 에디터 구현

황정자 ,  전우직

한국정보과학회 학술발표논문집

1994 .10

VHDL & Synthesis

김춘복

전자공학회지

1992 .01

VHDL 설계 환경 구축을 위한 Front-end의 설계

이영희 ,  황선영

(구)정보과학회논문지

1991 .02

VHDL의 기술동향

김상필 ,  남상우 ,  손진우

[ETRI] 전자통신동향분석

1989 .09