지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2007
- 발행연도
- 2007.7
- 수록면
- 801 - 802 (2page)
이용수
초록· 키워드
오류제보하기
This paper describes 32bit parallel data path architecture for high-energy efficiency. We apply a parallel architecture, a 2 step gating technique and single/parallel mode bit in order to high energy efficiency. The energy ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Parallel Processing in Architecture
대한전자공학회 단기강좌
1988 .01
-
비콘을 활용한 BIS 연동 지능형 버스관리 시스템 연구
한국전자통신학회 논문지
2017 .01
-
16-bit Parallel Architecture for Cell-Header-Error-Control in Wireless ATM
한국통신학회 워크샵
1997 .01
-
16-bit Parallel Architecture for Cell-Header-Error-Control in Wireless ATM
대한전자공학회 워크샵
1997 .01
-
저전력 회로를 이용한 12 bit 병렬곱셈기
전기학회논문지
1998 .12
-
16Bit Personal Computer
전자공학회잡지
1985 .06
-
Design of 32 bit Parallel Processor Core for High Energy Efficiency using Instruction-Levels Dynamic Voltage Scaling Technique
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2009 .03
-
전자부품 고장모드를 고려한 Built-In-Test 성능분석
한국항공우주학회지
2015 .05
-
32-bit CPU의 Micro-Architecture 설계에 관한 연구 ( Study on Designing the Micro-Architecture of 32bit CPU )
대한전자공학회 학술대회
1984 .01
-
A Serial Input/Output Circuit with 8 bit and 16 bit Selection Modes
[ETRI] ETRI Journal
2002 .12
-
RFID 시스템에서의 Improved bit-by-bit Anti-collision 알고리즘
한국통신학회 학술대회논문집
2004 .11
-
32Bit CPU / DSP Architecture
CAD 및 VLSI 설계연구회지
1996 .01
-
Design of High Energy Efficiency 32bit Processing Unit using Instruction-Levels Data Gating and Dynamic Voltage Scaling Techniques
대한전자공학회 ISOCC
2008 .11
-
16-Bit 마이크로 컴퓨터 성능 비교 연구 ( The Performance Comparison of 16-BIT Micro-Computer System )
한국통신학회 학술대회논문집
1985 .01
-
32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )
전자공학회논문지-B
1994 .10
-
An Efficient Error Detection Technique for 3D Bit-Partitioned SRAM Devices
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .10
-
Ubiquitous ID 시스템에서의 Enhanced bit-by-bit 이진 트리 알고리즘
전자공학회논문지-TC
2004 .08
-
Are You O.K! Architecture?
건축사
2007 .01
-
A Low-Noise Open-Bit-Line Architecture Having Bidirectional-Matched-Global-Bit-Line for 1-Gb DRAM
대한전자공학회 학술대회
1998 .01
-
Optimization of ARIA Block-Cipher Algorithm for Embedded Systems with 16-bits Processors
International journal of internet, broadcasting and communication : IJIBC
2016 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
A Methodology on the Efficiency of Wireless Power Transfer for the Low Power System
Young Hwan Lho
,
Sang Yong Lee
,
Jong Dae Kim
외 1명
제어로봇시스템학회 국제학술대회 논문집
2017
.10
A SIMD System with Floating-point Support for Mobile Multimedia Processing
Sehoon Yoo
,
Jungwoo Lee
,
Kichul Kim
외 1명
대한전자공학회 ISOCC
2007
.10
Architecture of Low Power High Density Source Driver For Current Driven Active Matrix Organic Light Emitting Diode
Yil Suk Yang
,
Tae Moon Roh
,
Dae Woo Lee Woo
외 2명
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006
.07
Gate-Substrate Triggered NMOS (GSTNMOS) with Low Trigger Voltage in the temperature range of 300 K -500 K
Yong Seo Koo
,
Hyun Duck Lee
,
Jae Hwan Ha
외 4명
ICEIC : International Conference on Electronics, Informations and Communications
2010
.06
Design of 32 bit Parallel Processor Core for High Energy Efficiency using Instruction-Levels Dynamic Voltage Scaling Technique
Yil Suk Yang
,
Tae Moon Roh
,
Soon il Yeo
외 2명
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2009
.03
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004337592