메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
한세환 (충북대학교) 유영갑 (충북대학교) 조태원 (유비콤)
저널정보
대한전자공학회 전자공학회논문지-SD 電子工學會論文誌 第47卷 SD編 第11號
발행연도
2010.11
수록면
23 - 29 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
메모리칩의 제조 과정에서 발생하는 불량 칩 중 한 두개 비트의 결함이 있는 여러 개의 칩들을 모아서 정상 동작하는 메모리 시스템을 구성하는 방법을 제시한다. 여기에서 제시하는 메모리 시스템은 여러 개의 결함 있는 메모리칩을 겹쳐 쌓은 3차원 다층 구조를 가진다. 이들 칩 간의 신호 선은 through silicon via (TSV)를 통하여 연결한다. 각 칩의 결함이 있는 메모리 셀이 포함된 구역이 칩 마다 서로 다르도록 칩을 분류하여 선택한다. 이 메모리들의 결함이 없는 셀 구역만을 모아 조합하여 전체가 결함이 없는 메모리 시스템이 되도록 한다. 독립적인 주소지정 가능한 n 개의 storage block을 가진 메모리 각각에 k 개의 결함 있는 storage block이 있는 경우 k+1 개의 여유 칩이 조합되어야 한다.
#Defect tolerance #memory stacking #TSV #independently addressable block #spare chips

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 메모리의 겹쳐 쌓기와 결함 극복
Ⅲ. 결함 있는 메모리만을 사용하는 시스템
Ⅳ. 여분 메모리칩의 수
Ⅴ. 결론
감사의 글
참고문헌
저자소개

참고문헌 (7)

참고문헌 신청
1. [학술대회논문] - D. Niggemeyer / 1997 / A defect-tolerant DRAM employing a hierarchical redundancy scheme, built-in self-test and self-reconfiguration / Proceedings International Workshop on Memory Technology, Design and Testing : 33 ~ 40 google schola 2. [학술대회논문] - G. Venkatasubramanian / 2007 / Design of high-yield defect-tolerant self-assembled nanoscale memories / 2007 IEEE International Symposium on Nanoscale Archite : 77 ~ 84 google schola 3. [학술지(정기간행물)] - M. Motoyoshi / 2009 / Through-silicon via (TSV) / Proceedings of the IEEE 97 (1) : 43 ~ 48 google schola 4. [학술대회논문] - T. Yasufuku1 / 2009 / Effect of resistance of TSV’s on performance of boost converter for low power 3D SSD with NAND flash memories / IEEE International Conference on 3D System Integration google schola 5. [학술대회논문] - D. M. Jang / 2007 / Development and Evaluation of 3-D SiP with Vertically Interconnected Through Silicon Vias (TSV) / Proc. IEEE Int’l Electronic Components and Tech. Conf : 847 ~ 850 google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

Improvement of Interface Diffusion in Cu thin films using SiN/CoWB Passivation Layer
김정웅 ,  윤선진 ,  김현찬 외 2명 Journal of the Korean Society for Precision Engineering 2018 .12
Review on Microstencil Lithography Technologies
최진호 ,  최혜진 ,  김규만 Journal of the Korean Society for Precision Engineering 2018 .11
A Review - Productivity Enhancements of Micro/Nano Patterning Methods -
곽문규 Journal of the Korean Society for Precision Engineering 2018 .11
Analysis of Underfill Process on Micro-Pitch Flip-Chip by Epoxy Filling Rate
함기범 ,  손정오 ,  임현자 외 1명 Journal of the Korean Society for Precision Engineering 2018 .06
Analytical Study of Contact Stress on Wafer Edge in CMP
이종우 ,  이다솔 ,  정선호 외 3명 Journal of the Korean Society for Precision Engineering 2018 .02

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-569-003914879