지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.10 No.1
- 발행연도
- 2010.3
- 수록면
- 11 - 19 (9page)
이용수
초록· 키워드
오류제보하기
Register transfer level power macromodeling is well known as a promising technique for accurate and efficient power estimation. This paper proposes effective approaches based on the tablebased method for the RTL power macro-modeling. The new parameter SD, which characterizes the distribution of switching activities for each gate in the circuit, is one of the contributions. The new parameter SD has strong correlation with power consumption. We also propose an accurate table reference method considering the circuit characteristics. The table reference method is applicable for every table-based method and outputs more accurate power value. The experimental results show that the combination of the proposed methods reduces max error 30.36% in the best case, comparing conventional methods. The RMS error is also improved 1.70% in the best case.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. RTL POWER MACRO-MODELING
Ⅲ. ACCURATE RTL POWER ESTIMATION
Ⅳ. EXPERIMENTAL RESULTS
Ⅴ. CONCLUSIONS
ACKNOWLEDGMENTS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A New Approach for RTL Power Macro-Modeling
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
RTL수준에서의 합성을 이용한 Gated Clock 기반의 Low-Power 기법
한국정보통신학회논문지
2008 .03
-
Inter-Hierarchical Power Analysis Methodology to Reduce Multiple Orders of Magnitude Run-Time without Compromizing Accuracy
대한전자공학회 ISOCC
2009 .11
-
RTLS 성능 테스트에 관한 연구
한국통신학회 학술대회논문집
2010 .11
-
레지스터 그룹화와 RTL 시뮬레이션을 이용한 클록 게이팅
대한전자공학회 학술대회
2009 .11
-
RTLS를 이용한 위험구역 관리방안에 관한 연구
한국안전학회지
2010 .01
-
RTLS (Real Time Location System) 기술 동향과 발전
대한토목학회지
2009 .05
-
Automatic Register Transfer Level CAD Tool Design for Advanced Clock Gating and Low Power Schemes
대한전자공학회 ISOCC
2012 .11
-
An Accurate Table Look-up MOSFET Model for Circuit Simulators
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1987 .01
-
저전력 RTL 설계를 위한 최적 클럭 주기 선택 알고리듬에 관한 연구
대한전자공학회 학술대회
2003 .07
-
효율적인 비동기 전송을 지원하기 위한 RTLS 미들웨어의 확장
한국공간정보시스템학회 논문지
2009 .06
-
Gated Clock-based Low-Power Method using RTL Synthesis
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
전력시스템 해석과 교육을 위한 정보시각화 프로그램 개발 - Part II: 전력계통 해석 기능
전기학회논문지
2020 .09
-
태그의 이동성을 고려한 저전력 RTLS 태그의 설계 및 구현
한국통신학회 학술대회 및 강연회
2008 .04
-
High Power Amplifier의 설계 ( On the High Power Circuits )
대한전자공학회 단기강좌
1994 .01
-
New Modeling Techniques for Estimation of Power Consumption
대한전자공학회 ISOCC
2004 .10
-
2.45GHz 대역 RTLS 트래픽 모델 및 eTDOA 기법을 이용한 위치추정 알고리즘의 성능분석
한국항행학회논문지
2006 .01
-
능동형 RFID를 이용한 RTLS의 설계 및 구현
한국통신학회논문지
2006 .12
-
무선통신 RTLS를 이용한 케이블 형상관리 방안 연구
대한토목학회 학술대회
2010 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-002142486