메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
유순건 (에이디텍) 김석만 (충북대학교) 김두환 (충북대학교) 조경록 (충북대학교)
저널정보
한국콘텐츠학회 한국콘텐츠학회논문지 한국콘텐츠학회논문지 제10권 제2호
발행연도
2010.2
수록면
72 - 80 (9page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (3)

2010

다중점 위상검출기를 이용한 클럭 및 데이터 복원회로 설계
유순건 ,  김석만 ,  김두환 외 1명 한국콘텐츠학회논문지 2010.02 학술저널

2007

Well-trimmed 위상검출기를 이용한 클럭 및 데이터 복구회로 설계
유순건 ,  장송철 ,  이상갈 외 1명 대한전자공학회 학술대회 2007.07 학술대회자료
Well-trimmed 위상검출기를 이용한 클럭 및 데이터 복구회로 설계
유순건 ,  장송철 ,  이상길 외 1명 대한전자공학회 학술대회 2007.07 학술대회자료

초록· 키워드

오류제보하기
본 논문에서는 다중점 위상검출기(Phase detector: PD)를 이용한 1Gbps 클럭 및 데이터 복원(Clock and data recovery: CDR)회로를 제안한다. 제안된 위상검출기는 데이터의 천이 모서리와 클럭의 상승/하강 모서리 3점을 비교하여 up/down 신호를 생성한다. 기존의 위상검출기 회로는 클럭 주기의 배수 만큼의 up/down 펄스폭을 갖는 출력으로 전압제어발진기(Voltage controlled oscillator: VCO)를 조절하는 펄스폭변조(Pulse width modulation: PWM)방식을 사용한다. 제안된 위상검출기 회로는 클럭 반주기만큼의 up/down 펄스폭을 갖는 출력으로 전압제어발진기를 조절하는 펄스수변조(Pulse number modulation: PNM)방식을 사용하여, 전압제어발진기를 미세하게 조절함으로써 지터를 줄일 수 있다. 제안된 위상검출기를 이용한 클럭 및 데이터 복원회로는 1Gbps의 전송률을 갖는 231-1개의 랜덤 데이터를 이용하여 테스트되었고, 지터와 전력소비는 각각 7.36ps와 12㎽로 저전력, 적은 지터의 특징을 보였다. 제안된 회로는 0.18㎛ CMOS 공정에서 1.8V 전원으로 설계되었다.
#클럭 데이터 복원 #PLL #위상 검출기 #Clock and Data Recovery(CDR) #Phase Locked Loop #Phase Detector(PD)

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 클럭 및 데이터 복원회로 구조
Ⅲ. 시뮬레이션 결과 및 성능 비교
Ⅳ. 결론
참고문헌
저자소개

참고문헌 (13)

참고문헌 신청
1. [학술지(정기간행물)] - C. R. Hogge / 1985 / A self-correcting clock recovery circuit / IEEE Trans. on Electron Devices 32 (12) : 2704 ~ 2706 google schola 2. [학술지(정기간행물)] - J. D. H. Alexander / 1975 / Clock recovery from random binary signals / Electronics Letters 11 (22) : 541 ~ 542 google schola 3. [학술지(정기간행물)] - B. Razavi / 2002 / Challenges in the design of high-speed clock data recovery circuit / IEEE Communication Magazine : 94 ~ 101 google schola 4. [학술대회논문] - D. Rennie / 2007 / Comparative robustness of CML phase detectors for clock and data recovery circuits / in Proc. IEEE Int. Symp. on Quality Electronic Design : 305 ~ 310 google schola 5. [학술지(정기간행물)] - Z. W. T. Hui / 2004 / A 10-Gb/s CMOS sample-and-hold phase detector using dual substrate technique / in Proc. IEEE Conf. on Electrical and Computer Engineering 3 : 1761 ~ 1764 google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

트래픽 특성을 고려한 CDMA 셀룰러 시스템에서의 채널 할당 방법 ( A Channel Assignment Scheme Considering Traffic Characteristics in the CDMA Cellular System )
권수근 ,  조무호 ,  전형구 외 2명 한국통신학회논문지 1996 .11
멤리스터-CMOS 기반의 재구성 가능한 곱셈기 구조
박병석 ,  이상진 ,  장영조 외 2명 전자공학회논문지 2014 .10
멤리스터-CMOS 기반의 잉여 이진 가산기 설계
안연규 ,  이상진 ,  김석만 외 2명 전자공학회논문지 2014 .09
트위스티드 다이오드 연결 구조를 이용한 저전압 스윙 도미노 로직
안상윤 ,  김석만 ,  장영조 외 1명 전자공학회논문지 2014 .04
아날로그 상관기와 인접픽셀 기반의 영상 윤곽선 검출기
이상진 ,  오광석 ,  남민호 외 1명 한국콘텐츠학회논문지 2013 .10

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2010-004-002653028