지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
10Gbps CMOS 클럭/데이터 복원 회로 설계
대한전자공학회 학술대회
2008 .06
90-nm CMOS 기술을 이용한 10-Gbps 광 수신기
대한전자공학회 학술대회
2011 .06
Quarter-Rate Bang-Bang 위상검출기를 사용한 0.18㎛ CMOS 10Gbps CDR 회로 설계
전기전자학회논문지
2009 .06
A CMOS 5.4/3.24-Gbps Dual-Rate CDR with Enhanced Quarter-Rate Linear Phase Detector
[ETRI] ETRI Journal
2011 .10
10Gbps CMOS 클록/데이터 복원회로 설계
대한전기학회 학술대회 논문집
2007 .10
2.5 Gbps CMOS Optical Transceiver 설계 및 디자인
한국통신학회 학술대회논문집
2003 .07
25 Gbps 저전력 PI-기반 완전-디지털 CDR
대한전자공학회 학술대회
2020 .08
2um-CMOS 연산증폭기 설계 ( A Study on the design of Operational Amplifier By Using 2um-CMOS )
한국통신학회 학술대회논문집
1987 .01
A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort in 0.18㎛ CMOS
전기전자학회논문지
2010 .04
2.5Gbps 시리얼 데이터 링크 CMOS 트랜시버의 설계
대한전자공학회 학술대회
2003 .07
CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits )
대한전자공학회 학술대회
1988 .11
CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )
전자공학회지
1984 .11
2.5um CMOS/BIPOLAR 제작 및 특성연구
대한전자공학회 학술대회
1986 .12
채널당 1Gbps의 병렬(2x4채널) 광 수신기 제작 (0.35㎛ CMOS 공정 이용)
한국통신학회 학술대회논문집
2001 .07
A 5.4Gbps/3.24Gbps Dual-rate CDR with Strengthened Up/Down Pulse Ratio
대한전자공학회 ISOCC
2009 .11
A 0.18um CMOS Phase Locked Loop for Fast Locking Time for 10Gbps Optical Receiver
대한전자공학회 ISOCC
2006 .10
2.5Gbps CMOS 광수신기 전단부의 완전 집적화 설계
대한전자공학회 학술대회
2009 .11
기준 클럭이 없는 300Mbps ~ 4.0Gbps 클럭 데이터 복원 회로
대한전자공학회 학술대회
2008 .05
0.35 um CMOS 공정을 이용한 플라이백 컨버터용 피크검출회로 설계
대한전자공학회 학술대회
2016 .06
0.18um CMOS 공정에서 밴드갭 기준회로를 이용한 교정 가능한 정밀 온도센서
대한전자공학회 학술대회
2007 .07
0