메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2009년 SoC학술대회
발행연도
2009.5
수록면
506 - 509 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
최근 여러 개의 프로세서 및 메모리를 한 개의 칩에 구현하여 다양한 알고리즘을 구현하는 Multi-Processor System-on-Chip (MPSoC) 설계가 가능해지면서 각 프로서세 간 Interconnection을 최적화하는 문제가 중요해졌다. Application에 따른 최적 Interconnection이 다르기 때문에, 체계적인 방법론과 다양한 통신 구조에 대한 분석이 필요하다. 본 논문에서는 설계자의 Application에 따라 성능제약 조건을 만족하는 저비용 Bus Interconnection 구조를 찾는 새로운 방법을 제안하였다. 실험을 위하여 H.264/AVC의 디코딩과정 중 디블록킹 필터를 설계 예로 이용하여, 제안한 방법으로 성능제약 조건 내에서 저비용의 구조를 찾았다. 같은 성능으로 최적화 전의 구조에 비해서 버스 분할에 필요한 추가 로직 사용이 86% 감소하며, Wire 길이가 50% 감소한다. 또한 다양한 성능 제약 조건에 대한 저비용 버스 구조를 찾을 수 있었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 버스 구조
Ⅲ. 최적 버스 구조 설계 방법론
Ⅳ. 실험
Ⅴ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018591829