개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.5
- 수록면
- 5 - 9 (5page)
이용수
초록· 키워드
오류제보하기
A 6-bit flash A/D Converter with Full Input Range Pre-amplifier is introduced in this paper. With the input range extension, the LSB is enlarged and the requirements for the component matching is released, reducing the sizes of transistors and the power consumption. The proposed flash architecture employs different input stage in the pre-amplifier for rail-to-rail input range. Combined with the voltage interpolation technique, the power consumption can be reduced further more. The simulation result show a conversion rate of 1GS/s, SNDR of 35.1㏈, DNL/INL of ±0.45LSB/±0.65LSB, and power dissipation of 211㎽ at 1.8V. The proposed A/D Converter is simulated in a 0.18um CMOS technology.
목차
Abstract
Ⅰ. Introduction
Ⅱ. Proposed Flash ADC structure
Ⅲ. Simulation results
Ⅳ. Conclusion
Acknowledgements
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A 6-bit 2-GS/s CMOS Flash A/D Converter
대한전자공학회 ISOCC
2004 .10
-
1 [ V ] Rail-to-Rail 입 · 출력폭을 갖는 CMOS OP-Amp . 설계 ( 1 [ V ] CMOS Operational Amplifier with Rail-to-Rail Input and Output Ranges )
대한전자공학회 학술대회
1998 .01
-
고속 데이터 변환을 위한 ADC에 관한 연구
한국산학기술학회 논문지
2007 .06
-
비디오 어플레케이션을 위한 Rail-to-Rail 증폭기
대한전자공학회 학술대회
2014 .06
-
A 6-bit 500MS/s CMOS A/D Converter with a digital input range detection circuit
대한전자공학회 ISOCC
2013 .11
-
Rail-to-rail 출력을 갖는 1[V] CMOS Operational Amplifier 설계 및 IC 화에 관한 연구
전기학회논문지 A
1999 .04
-
디지털 회로를 이용한 6비트 플래시 아날로그-디지털 변환기
대한전자공학회 학술대회
2008 .05
-
Full Flash 8-Bit CMOS A/D 변환기 설계 ( A Design of Full Flash 8-Bit CMOS A/D Converter )
전자공학회논문지
1990 .11
-
생체 신호 자극용 12비트 전류 구동형 D/A 변환기 설계
한국재활복지공학회 학술대회 논문집
2014 .11
-
Ternary Content Addressable Memory를 위한 저 전력 Rail-to-Rail 감지 증폭기
전자공학회논문지-SD
2012 .02
-
8비트 2단 Flash A/D 변환기의 설계
대한전자공학회 학술대회
1997 .11
-
8비트 2단 Flash A / D 변환기의 설계 ( A Design of a 8-Bit Two-Step Flash A / D Converter )
대한전자공학회 학술대회
1997 .11
-
실시간 DSP 연산을 위한 고속의 ADC 설계
대한전자공학회 학술대회
2006 .11
-
A Rail to Rail Squaring Circuit with Differential Input Range
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
일정 트랜스컨덕턴스 gm를 갖는 저전압 Rail-to-Rail 연산증폭기의 입력단 회로의 설계
대한전자공학회 학술대회
1998 .11
-
Rail-to-Rail 입력단과 출력단을 갖는 3 Ⅴ CMOS 연산증폭기의 최적 설계에 관한 연구
대한전기학회 학술대회 논문집
1995 .07
-
A 6-bit 1.25-GS/s 1.94pJ/step Flash ADC in 0.13-㎛ CMOS
ICEIC : International Conference on Electronics, Informations and Communications
2008 .06
-
Two-Step 기법을 이용한 7-bit 저 전력 Flash A/D 변환기 설계
대한전자공학회 학술대회
2014 .11
-
세그먼트 부분 정합 기법 기반의 10비트 100MS/s 0.13㎛ CMOS D/A 변환기 설계
전자공학회논문지-SD
2010 .04
-
입력전압범위 감지회로를 이용한 6비트 250MS/s CMOS A/D 변환기 설계
전자공학회논문지-SD
2010 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-018602429