아리랑 위성 2호 DPLL 설계 및 시간 동기 알고리즘

권기호 ,  김대영 ,  조창범 외 1명

한국항공우주학회 학술발표회 초록집

2001 .11

Digital Phase Locked Loop에 관한 연구 ( A Study on the Digital phase Locked Loop )

양형규 ,  원동호

대한전자공학회 학술대회

1984 .01

Digital Phase Locked Loop에 관한 연구

양형규 ,  원동호

대한전자공학회 학술대회

1984 .11

L-DPLL을 이용한 화상처리 시스템 개발 ( I ) - 시뮬레이션 및 하드웨어 설계 ( Development of Image Processing System Using Linear-Digital Phase Locked Loop-Simulation and Hardware Design )

류준홍 ,  김병연 ,  유준

대한전자공학회 학술대회

1992 .01

커패시터 멀티플라이어를 이용한 디지털 위상 고정 루프(DPLL)의 설계

김형순 ,  이대환 ,  김영석

대한전자공학회 학술대회

2013 .07

Analysis and Optimization of Phase Noise of 2 ㎓ All-Digital Phase-Locked Loop

Hee-Jin Yang ,  Deog-Kyoon Jeong

대한전자공학회 학술대회

2020 .08

Dual-Digital Phase-Locked Loop에 과한 연구 ( A Study on the Dual Digital Phase Locked Loop )

김수일 ,  이상범 ,  성상기 외 2명

한국통신학회 학술대회논문집

1987 .01

Digital Phase-Locked Loops의 위상 포착 과정에 관한 연구 ( Acquisition Behavior of a Class of Digital Phase-Locked Loops )

안종구 ,  은종관

전자공학회지

1982 .05

태양광 PCS의 계통 연계를 위한 Digital PLL 기법

양승대 ,  심재휘 ,  홍기남 외 4명

전력전자학회 학술대회 논문집

2011 .07

Optical Phase-Locked Loop의 최적 설계 ( Optimization of Optical Phase-Locked Loop Design )

오세은 ,  최우영

한국통신학회 광전자공학 학술회의

1998 .01

Optical Phase-Locked Loop 의 최적 설계 ( Optimization of Optical Phase-Locked Loop Design )

오세은 ,  최우영

대한전자공학회 학술대회

1998 .01

A DPLL with a Modified Phase Frequency Detector to Reduce Lock Time

Ta ,  iq Hasan ,  GoangSeog Choi

전자공학회논문지

2013 .10

Fast locking All-Digital Phase-Locked Loop with Adaptive Loop Gain Control

JooYoung Chun ,  Deog-kyoon Jeong

한국통신학회 학술대회논문집

2019 .01

MATHEMATICAL PHASE NOISE MODEL FOR A PHASE-LOCKED-LOOP

Sethapong Limkumne ,  d ,  Duang 외 2명

제어로봇시스템학회 국제학술대회 논문집

2005 .06

A New Phase-Locked Loop System with the Controllable Output Phase and Lock-up Time

Vichupong Vibunja ,  one ,  Yothin P 외 3명

제어로봇시스템학회 국제학술대회 논문집

2003 .10

A Fast Locking Phase-Locked Loop

류인호 ,  김원찬

대한전자공학회 학술대회

1996 .01

Design and Analysis of 2nd order Charge-Pump Phase-Locked Loop

Minkyo Shim ,  Deog-kyoon Jeong

한국통신학회 학술대회논문집

2019 .01

Adaptive Phase-Locked Loop for Process Control System

S. Wanchana ,  T. Benjana ,  asuth 외 2명

제어로봇시스템학회 국제학술대회 논문집

2001 .10

A JITTER FREE ALL DIGITAL PHASE LOCKED LOOP

Maya Su ,  esh ,  Samiha Mou 외 1명

ICVC : International Conference on VLSI and CAD

1995 .01

WDM 방식을 이용한 DPLL 구현에 관한 연구 ( A Study on the DPLL Implementation Using the WDM Phase Detector )

이상목 ,  정재훈 ,  최상태 외 1명

대한전자공학회 학술대회

1987 .07