지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.11
- 수록면
- 10 - 18 (9page)
이용수
초록· 키워드
오류제보하기
In this paper, we present a low-power design of H.264 codec based on dedicated hardware and software solution on EMP(ETRI Multi-Core Platform). The dedicated hardware scheme has reducing computation using motion estimation skip and reducing memory access for motion estimation. The design reduces data transfer load to 66% compared to conventional method. The gate count of H.264 encoder and the performance is about 455k and 43Mhz@30fps with D1(720×480) for H.264 encoder. The software solution is with ASIP(Application Specific Instruction Processor) that it is SIMD(Single Instruction Multiple Data), Dual Issue VLIW(Very Long Instruction Word) core, specified register file for SIMD, internal memory and data memory access for memory controller, 6 step pipeline, and 32 bits bus width. Performance and gate count is 400㎒@30fps with CIF(Common Intermediated Format) and about 100k per core for H.264 decoder.
목차
Abstracts
Ⅰ. Introduction
Ⅱ. Design of Parameters for H.264 Encoder
Ⅲ. Design of Architecture for H.264 Encoder
Ⅳ. Design of Application Specific Processor
Ⅴ. Verification for hardware and software Platform
Ⅵ. Conclusions
References
약력
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Instruction Formats of Processing Visual Media Dedicated to the Pipelined SIMD Architectural Multi-Access Memory System
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2010 .06
-
효율적인 다차원 in-Memory Scan을 위한 SIMD instruction의 활용
한국정보과학회 학술발표논문집
2009 .11
-
Efficient Program Control Schemes for Motion Estimation Specific Processor
대한전자공학회 ISOCC
2011 .11
-
Efficient DCT/IDCT and Quantization Implementation of Multimedia ASIP for H.264
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
Novel IME Instructions and Their Hardware Architecture for ME ASIP
대한전자공학회 ISOCC
2010 .11
-
Hardware / Software Co-Optimization에 의한 H . 263 Video Codec의 구현 ( H . 263 Video Codec Implementation Based on Hardware / Software Co-Optimization )
대한전자공학회 학술대회
1998 .01
-
A Full HD High Profile H.264/AVC Hardware Encoder with Frame Memory Access Minimizing ME Architecture
ICEIC : International Conference on Electronics, Informations and Communications
2010 .06
-
A Case Study of Reducing Memory Power Consumption in Embedded Software Design
대한전자공학회 ISOCC
2004 .10
-
효율적인 메모리 관리를 이용한 ARM9 프로세서에서의 JPEG2000 코덱 구현
전기학회논문지 D
2006 .10
-
Performance Analysis of Interleaved Memory Architecture for SIMD Processors
ICEIC : International Conference on Electronics, Informations and Communications
2006 .06
-
저비용 내장형 멀티미디어 프로세서를 위한 분할 레지스터 접근 구조
전자공학회논문지-SD
2008 .09
-
H.264/AVC Intra Encoder를 위한 Application-specific instruction-set processor (ASIP) 설계
대한전자공학회 학술대회
2010 .06
-
A hardware implement of Rate control hardware for H.264 encoder
대한전자공학회 학술대회
2009 .07
-
Dual Core 시스템에서 Shared Memory 기능 설계
한국정보통신학회논문지
2008 .08
-
Hardware-Software Implementation of MPEG-4 Video Codec
[ETRI] ETRI Journal
2003 .12
-
Memory-Efficient Interpolation Method of H.264 Motion Compensation on SIMD Architecture
대한전자공학회 ISOCC
2005 .10
-
Case Study 3 ( Memory )
대한전자공학회 단기강좌
1983 .01
-
Core-A: A 32-bit Synthesizable Processor Core
IEIE Transactions on Smart Processing & Computing
2015 .04
-
Design of Memory Controller : Design of General purpose Memory Controller
대한전자공학회 ISOCC
2008 .11
-
SIMD 벡터 명령어를 이용한 다차원 레코드 스캔
정보과학회논문지 : 컴퓨팅의 실제 및 레터
2010 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0