지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2007.7
- 수록면
- 16 - 23 (8page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 완전 공핍된 SOI형 대칭 이중게이트 MOSFET의 문턱 전압에 대한 간단한 해석적 모델을 제시하고자 실리콘 몸체 내의 전위 분포를 근사적으로 채널에 수직한 방향의 좌표에 대해 4차 다항식으로 가정하였다. 이로써 2차원 포아송 방정식을 풀어 표면 전위의 표현식을 도출하고, 이 결과로부터 드레인 전압 변화에 의한 문턱 전압의 roll-off를 비교적 정확하게 기술할 수 있는 문턱 전압의 표현식을 closed-form의 간단한 표현식으로 도출하였다. 도출된 표현식으로 모의 실험을 수행한 결과 0.01 [㎛]의 실리콘 채널 길이 범위까지 채널 길이에 지수적으로 감소하는 것을 보이는 비교적 정확한 결과를 얻을 수 있음을 확인하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 대칭 DG MOSFET의 문턱전압 모델
Ⅲ. 모의실험 결과 및 검토
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
SOI MOSFET의 단채널 효과를 고려한 문턱전압과 I-V 특성 연구 ( A Study on Threshold Voltage and I-V Characteristics by Considering the Short-Channel Effect of SOI MOSFET )
대한전자공학회 학술대회
1993 .01
-
소규모의 SOI MOSFET의 문턱 전압에 관한 연구 ( A Study on the Threshold Voltage of Small SOI MOSFET )
대한전자공학회 학술대회
1992 .01
-
n-채널 SOI MOSFET의 I-V 특성연구 ( A Study on I-V Characteristics of n-Channel SOI MOSFET )
대한전자공학회 학술대회
1993 .07
-
n-채널 SOI MOSFET의 I-V 특성연구
대한전자공학회 학술대회
1993 .07
-
SOI MOSFET 의 단채널 효과를 고려한 문턱전압과 I - V 특성연구 ( A Study on Threshold Voltage I - V Characteristics by considering the Short - Channel Effect of SOL MOSFET )
전자공학회논문지-A
1994 .08
-
n채널 SOI MOSFET의 제작과 특성 ( Fabrication and Characterization of the N-Channel SOI MOSFET )
대한전자공학회 학술대회
1993 .01
-
A Self-Consistent Analytic Threshold Voltage Model for Thin SOI N-channel MOSFET
대한전기학회 학술대회 논문집
1990 .11
-
SOI MOSFET의 Constant Voltage Scaling
대한전자공학회 워크샵
1990 .01
-
얇은 박막 SOI(Silicon-On-Insulator) MOSFET에서의 소자 변수 추출 방법
대한전기학회 학술대회 논문집
1992 .07
-
SOI(Silicon-on-Insulator) 소자에서 후면 Bias에 대한 전기적 특성의 의존성
한국재료학회 학술발표대회
1993 .01
-
초박막 SOI MOSFET의 문턱전압과 Subthreshold slope의 해석적 모델
대한전자공학회 학술대회
1992 .06
-
대칭형 이중 게이트 MOSFET에 대한 문턱전압 연구
한국인터넷방송통신학회 논문지
2010 .01
-
SOI MOSFET 의 소자 파라미터 추출 ( Extraction of Device Parameter for SOI MOSFET )
대한전자공학회 학술대회
1991 .11
-
얇은 박막 SoI n-MOSFET의 문턱 전압에 관한 연구 ( A Study on the Threshold Voltage of Thin Film SOI Device )
대한전자공학회 학술대회
1992 .11
-
Short-Channel Intrinsic-Body SDG SOI MOSFET의 문턱전압 도출을 위한 해석적 모델
전자공학회논문지-SD
2009 .11
-
[ 0.1\;μm ] SOI-MOSFET의 적정 채널도핑농도에 관한 시뮬레이션 연구
한국재료학회지
2008 .01
-
게이트가 파인 구조를 이용한 SOI MOSFET에서의 항복전압 개선 ( Breakdown Voltage Improvement in SOI MOSFET Using Gate-Recessed Structure )
전자공학회논문지-A
1995 .12
-
SOI 구조를 이용한 MOSFET Matrix의 형성
대한전자공학회 학술대회
1998 .01
-
유효 채널길이를 고려한 n형 단채널 MOSFET의 문턱전압 모형화 ( Threshold Voltage Modeling of an n-type Short Channel MOSFET Using the Effective Channel Length )
전자공학회논문지-T
1999 .06
-
단채널 및 협폭을 갖는 MOSFET의 문턱 전압에 관한 연구 ( The Study on Threshold Voltage of Short Channel and Narrow Width MOSFET ` s )
대한전자공학회 학술대회
1984 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
NAND Flash와 Software
권문상
,
이상훈
,
정승진
외 1명
전자공학회지
2010
.03
분산된 p 형 및 n 형 반도체 입자의 도핑 효과와 반도체 동작 ( Doping Effects and Semiconductor Behaviors of the Dispersed p - and n - type Semiconductor Particles )
천장호
,
손광철
,
나극환
외 1명
전자공학회논문지-A
1994
.05
Big Data 시대의 신 메모리 기술 개발 현황 및 전망
정홍식
정보과학회지
2015
.02
10 nm이하 비대칭 이중게이트 MOSFET의 하단 게이트 전압에 따른 터널링 전류 분석
정학기
한국정보통신학회논문지
2015
.01
3D Device Simulator를 이용한 22nm Multi-fin FinFET 구조 분석
노석순
,
최성식
,
곽상근
외 1명
대한전자공학회 학술대회
2012
.06
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-016805886