지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.6 No.4
- 발행연도
- 2006.12
- 수록면
- 252 - 256 (5page)
이용수
초록· 키워드
오류제보하기
A low-power ECC check bit generator is presented with competent DRAM implementation with minimal speed loss, area overhead and power consumption. The ECC used in the proposed scheme is a variant form of the minimum weight column code. The spatial and temporal correlations of input data are analyzed and the input paths of the check bit generator are ordered for the on-line adaptable power savings up to 24.4% in the benchmarked cases. The chip size overhead is estimated to be under 0.3% for a 80㎚ 1Gb DRAM implementation.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. PREVIOUS WORK
Ⅲ. PROPOSED SCHEME
Ⅳ. EXPERIMENTAL RESULTS
Ⅴ. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
An Adjustable Low-Power ECC Check Bit Generator implementation in DRAM
대한전자공학회 ISOCC
2006 .10
-
In-DRAM ECC 적용을 위한 ECC 알고리즘들의 비교
Proceedings of KIIT Conference
2017 .06
-
ECC를 적용한 DRAM의 초기화 시간 최소화 방법
대한전기학회 학술대회 논문집
2006 .10
-
Analysis of Ground Bit-line Pre-charge Scheme Used in Low Power DRAM
한국산업정보학회 학술대회논문집
2014 .01
-
DRAM 특집을 내면서
전기의세계
1989 .04
-
256K Bit 시대의 전망
전자진흥
1985 .01
-
저전력 DRAM 구현을 위한 Boosted Voltage Generator에 관한 연구 ( A Study on the Design of the Boosted Voltage Generator for Low Power DRAM )
대한전자공학회 학술대회
1998 .07
-
저전력 DRAM 구현을 위한 Boosted Voltage Generator에 관한 연구
대한전자공학회 학술대회
1998 .06
-
Low Power Consumption Circuits for High Density DRAM`s
ICVC : International Conference on VLSI and CAD
1997 .01
-
DRAM의 신뢰성 향상을 위한 비균등 오류 정정 코드
정보과학회지
2018 .10
-
In-DRAM ECC 구현을 위한 BCH 부호의 오류 위치 다항식 계산 알고리즘 비교
한국통신학회 학술대회논문집
2018 .06
-
A Low Power Voltage Down Converter for 64M DRAMs
대한전자공학회 학술대회
1997 .11
-
DRAM의 저전력 구현을 위한 안정한 기판전압 발생기 설계에 관한 연구 ( A Study on the Design of a Stable Substrate Bias Generator for Low Power DRAM's )
대한전자공학회 학술대회
1998 .11
-
DRAM의 저전력 구현을 위한 안정한 기판전압 발생기 설계에 관한 연구
대한전자공학회 학술대회
1998 .11
-
Efficient Implementation of Single Error Correction and Double Error Detection Code with Check Bit Precomputation for Memories
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2012 .12
-
DRAM의 저전력 , 고속화에 따른 VDC 설계에 관한 연구 ( A Study on the Design of the Voltage Down Converter for Low Power , High Speed DRAM )
대한전자공학회 학술대회
1998 .11
-
DRAM의 저전력, 고속화에 따른 VDC 설계에 관한 연구
대한전자공학회 학술대회
1998 .11
-
256K DRAM의 신뢰성
전자진흥
1985 .01
-
McSimA+ 시뮬레이터를 활용한 DRAM 파라미터별 성능 민감도 연구
대한전자공학회 학술대회
2016 .06
-
DRAM의 한계
전기의세계
1989 .04
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017614605