지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers 한국정보과학회 학술발표논문집 한국정보과학회 1995년도 가을 학술발표논문집 제22권 제2호(B)
- 발행연도
- 1995.10
- 수록면
- 803 - 806 (4page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 대규모 VLSI 프로세서 배열들을 위한 병렬 재구성 알고리즘을 제안한다. 프로세서 배열을 재성 할때 너무 많은 시간 오버헤드는 생산 라인에서 견딜 수 없다. 특히 어레이의 크기가 커질수록 생산라인은 이를 감당할 수 없다. 제안된 알고리즘의 목적은 재구성 알고리즘의 시간 오버헤드를 최소화하는 것이다. 규칙 적용 접근에서 고안된 재구성 규칙이 병렬 재구성에 적용되어진다. 규칙 적용 접근은 논리 어레이의 크기와 스페아 셀, 연결자원, 군집된 셀들의 허용 크기의 제한등이 먼저 정의되지 않으므로 일반적이다. 병렬 재구성의 시간 복잡도는 어레이 크기와는 관계없이 상수로 제한되어질 수 있다. 즉 재구성 시간은 어레이 크기와는 무관하다.
목차
요약
1. 서론
2. 예비 개념들과 재구성 규칙들
3. 재구성 규칙을 적용한 병렬 알고리즘
4. 실행 결과 및 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
단일트랙 VLSI 어레이에서 의사결함처리요소를 이용한 제어논리 설계
정보과학회논문지(A)
1996 .11
-
병렬처리 VLSI 프로세서의 구조 설계 및 제작에 관한 연구 ( A Study on the Structure Design and Implementation of Parallel Processing VLSI Processor )
특정연구 결과 발표회 논문집
1988 .01
-
병렬처리 VLSI 프로세서의 구조 설계 및 제작에 관한 연구 ( A Study on the Structure Design and Implementation of Parallel Processing VLSI Processor )
한국통신학회 학술대회논문집
1988 .01
-
[特輯]대규모 병렬 프로세서의 구조
정보과학회지
1987 .03
-
병렬 어레이 프로세서 기반 U-Chip 및 H.264 디코더의 병렬 파이프라인 구조
한국방송미디어공학회 학술발표대회 논문집
2013 .11
-
병렬 연관규칙 마이닝을 위한 동적 부하 분산 설계 및 구현
한국정보과학회 학술발표논문집
2002 .04
-
결함 허용 어레이 프로세서를 위한 재구성 알고리듬 설계 ( Design of a Reconfiguration algorithm for Fault-Tolerant Array Processor )
대한전자공학회 학술대회
1993 .11
-
병렬 시스템의 최적 프로세서 수 결정
한국정보과학회 학술발표논문집
2002 .04
-
VLSI / WSI 배열 처리기의 오류 허용을 위한 효율적인 재구성 알고리즘의 설계
한국정보과학회 학술발표논문집
1990 .04
-
병렬 프로세서 기술 및 동향
[ETRI] 전자통신동향분석
2009 .12
-
열 중심 재구성 방법을 이용한 효율적인 병렬 알고리즘
한국정보과학회 학술발표논문집
1993 .04
-
반 증가적 재구성 방법을 이용한 개선된 열 중심 배열 처리기
한국정보과학회 학술발표논문집
1993 .10
-
VLSI/WSI 프로세서 배열을 위한 동적 자체재구성 기법
전기학회논문지
1996 .08
-
병렬 부분합 알고리즘에 관한 연구
한국정보과학회 학술발표논문집
1989 .04
-
블럭정합알고리즘의 고속처리를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed Processing of Block Matching Algorithm )
한국통신학회논문지
1998 .03
-
완전탐색 블럭정합 알고리즘의 고속 처리를 위한 VLSI 어레이 프로세서의 구조
한국통신학회논문지
2002 .04
-
블럭정합알고리즘의 고속화를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed of Block Matching Algorithm )
대한전자공학회 학술대회
1996 .01
-
Group이론을 이용한 영상처리용 어레이 프로세서 설계에 관한 연구 ( A study on the array processor design based on group theory for digital image processing )
대한전자공학회 학술대회
1989 .11
-
대규모 병렬 처리용 노드 구조의 설계
한국정보과학회 학술발표논문집
1994 .04
-
단계별 병렬성 지원을 위한 혼합 병렬 시스템 설계
한국정보과학회 학술발표논문집
1997 .04
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017972797