메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
CGE(Coarse Graph Expansion) 알고리즘은 라우팅 충돌(routing conflict)를 해결하기 위하여 첫번째 단계에서 모든 가능한 경로(path)를 기록하고 두번째 단계에서 각각의 net에 특정 경로를 선택하여 준다. 그러나 모든 가능한 경로를 기록하여 둔다는 것은 많은 기억 공간을 차지하게 되고, 기록하여 둔 모든 경로를 보면서 특정 경로를 선택하는 데에는 많은 시간이 걸리게 된다. 그래서 가지치기(pruning)를 하게되는데 효율적인 가지치기는 기억 공간과 시간을 절약하여 줄 수 있다. 본 논문에서는 목적 핀에 연결될 수 없는 트랙(track)은 고려하지 않고 연결 될 수 있는 트랙을 사용하는 노드(node)들 만을 고려하여 불필요한 노드를 생성하지 않는 효율적인 가지치기 방법을 개발하고 실험을 통해 다섯 개의 회로에 대하여 CGE 알고리즘과 비교하였다. 본 논문에서 제안한 가지치기 방법을 적용하였을 때 종합적으로 라우팅에 소요되는 시간이 CGE 알고리즘에 비하여 26.7% 향상되었으며 특정 경로를 찾기 위한반복 횟수도 감소되었다.

목차

요약

1. 서론

2. FPGA 모델

3. 가지치기 방법의 개선

4. 실험 결과

5. 결론

참고 문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017972131