지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers 한국정보과학회 학술발표논문집 한국정보과학회 1995년도 가을 학술발표논문집 제22권 제2호(A)
- 발행연도
- 1995.10
- 수록면
- 519 - 522 (4page)
이용수
초록· 키워드
오류제보하기
Hardware simulation is a viable approach for simulation of large systems since simulation time increases rapidly as a function of the size and complexity of the systems to be simulated. A specialized single chip massively parallel array processor has been designed for use as a hardware accelerator for logic and fault simulation. This array processor consists of an array of Boolean evaluator processing elements cells with local memories and communication interfaces. A logic performance gain is achieved over software simulator implementations.
목차
Abstract
1. 서론
2. 가속기의 구조
3. 선행처리와 알고리즘
4. 성능 측정과 결과
5. 결론
6. 참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A Processor Array for Neural Network Simulations
대한전자공학회 세미나
1990 .01
-
SliM Array Processor 상에서 새로운 병렬 영상처리 알고리즘 개발 ( Parallel Algorithm for Image Processing on the SliM Array Processor )
대한전자공학회 학술대회
1994 .01
-
Experimental Evaluation of Processor Scheduling Algorithm for Parallel Logic Simulation
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
-
High Performance Digital Neural Processor and Its Three Level Pipeline Processor Array
ICVC : International Conference on VLSI and CAD
1995 .01
-
Group이론을 이용한 영상처리용 어레이 프로세서 설계에 관한 연구 ( A study on the array processor design based on group theory for digital image processing )
대한전자공학회 학술대회
1989 .11
-
Performance Analysis of Array Processing Techniques for GNSS Receivers under Array Uncertainties
Journal of Positioning, Navigation, and Timing
2017 .01
-
계산 속도와 하드웨어 양이 조절 용이한 FFT Array Processor 시스템 ( FFT Array Processor System with Easily Adjustable Computation Speed and Hardware Complexity )
전자공학회논문지-A
1993 .03
-
부분행렬을 사용한 행렬.벡터 연산용 1차원 시스톨릭 어레이 프로세서 설계에 관한 연구
정보학연구
2007 .01
-
JPEG 인코더를 위한 고성능 병렬 프로세서 하드웨어 설계 및 검증
대한임베디드공학회논문지
2011 .01
-
고성능 멀티미디어 처리용 병렬프로세서 하드웨어 설계 및 구현
한국컴퓨터정보학회논문지
2011 .05
-
Logic Simulation
대한전자공학회 단기강좌
1983 .01
-
멀티미디어 통신을 위한 Array Processor 방식의 압축 동영상 믹싱 알고리즘
한국통신학회 학술대회논문집
2000 .07
-
Design and Implementation of a General Purpose Parallel Image Processor Chip
ICVC : International Conference on VLSI and CAD
1995 .01
-
An Algorithm for Recognition Processor Arrays by Relocating Spare Processors
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1996 .01
-
MASSIVELY DEFECTIVE DATA-FLOW PROCESSOR ARRAY
IEEE Region 10 Conference
1987 .01
-
Design of Reconfigurable Array-Processor based Crypto Chip
대한전자공학회 학술대회
2017 .01
-
어레이 프로세서를 이용한 DCT의 하드웨어 구현 ( Hardware Design of the DCT Using Array Processors )
대한전자공학회 학술대회
1994 .01
-
F-5 系列 戰鬪機의 飛行特性의 Computer Simulation
한국항공우주학회 학술발표회 초록집
1982 .12
-
A 4.75GOPS Single-chip Programmable Processor Array Consisting of a Multithreaded Processor and Multiple SIMD and IO Processors
대한전자공학회 ISOCC
2004 .10
-
Analysis of Rollbacks in Parallel Logic Simulation Algorithm for Parallel Logic Simulation
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017972111