메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 VLSI 레이아웃설계에서 고전적 배선 알고리즘 내재하고 있는 병렬성을 효율적으로 이용하기 위한 하드웨어 배선 가속기의 아키택쳐를 설계한다. 이 배선기는 SIMD(Single instruction Stream Multple Data stream)형으로 N*N 1비트 PE(processing element) 어레이로 구성되며, 배선영역의 2차원 그리드 셀상에 매핑되어 병렬처리 배선을 행한다.
그리고 배선결과의 질과 그리드 셀의 병렬처리에서 PE가 통신겹침을 억제하고 배선 실행속도를 향상을 시킬 수 있는 병렬 배선 알고리즘을 제시한다.
배선 가속기 아키텍쳐는 C++ 언어로 모델링하고, 병렬처리를 위한 배선 알고리즘을 배선예에 적용한 실험결과를 보인다.

목차

요약

Ⅰ. 서론

Ⅱ. 어레이 Router 아키텍쳐

Ⅲ. 병렬 배선

Ⅳ. 실험결과

Ⅴ. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017920622