메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 PLA의 일반적인 고장 모델인 Stuck-at 고장, 교점 고장, 단락 고장 및 다중 고장 검출이 용이하도록 하기 위하여 보수 입력선의 회로를 개선하였고 PLA 특성 행렬을 이용함으로써 테스트 패턴 생성이 간단하고 정상 동작시에도 부가 회로에 의한 영향이 없는 테스트가 용이한 PLA 설계 방법을 제안한다.

목차

요약

Ⅰ. 서론

Ⅱ. 고장 모델

Ⅲ. 테스트가 용이한 PLA 설계 방식

Ⅳ. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017911212