메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 LSI/VLSI layout CAD에 있어서의 Global routing에 관하여 논하였다. 종래의 Global router에서는 pin의 위치를 cell의 중앙에 두었기 때문에 신호선의 channel 사용량을 정확히 산출할 수 없었다. 그 결과 배선량 overflow가 발생하여 100% 결선율을 저해하는 등 많은 문제점이 있었다. 본 연구에서는 이러한 문제점을 모두 보완할 수 있는 pin 순서를 고려한 새로운 방법의 Global routing 알고리즘을 제안하였다. 이 알고리즘을 사용하여 Global router를 개발하고 program의 실험 결과를 통하여 제안한 알고리즘의 유용성을 보였다.

목차

요약

Ⅰ. 서론

Ⅱ. 준비 및 종래의 Global router의 문제점

Ⅲ. 신호선 집합 ordering

Ⅳ. Gate 간의 연결 ordering

Ⅴ. 배선 알고리즘

Ⅵ. program 개발 및 실험 결과

Ⅶ. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017907756