지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers 정보과학회논문지 : 시스템 및 이론 정보과학회논문지 : 시스템 및 이론 제27권 제11호
- 발행연도
- 2000.11
- 수록면
- 932 - 939 (8page)
이용수
초록· 키워드
오류제보하기
본 논문은 정적 CMOS 회로의 단락전류로 인한 전력소모와 게이트의 전달 지연시간을 구하기 위한 간단한 방법을 제시한다. 단락전류식은 게이트와 드레인 사이에 존재하는 커플링 커패시턴스의 영향을 고려하여 실제 전류 파형의 극점을 정확하게 보간함으로써 유도하였다. 트랜지스터의 출력 파형을 조사한 후 모형화한 전류 수식을 기반으로 CMOS 회로의 지연 시간을 예측하기 위한 거시모형과 수식들을 제안하였다.
제안된 방법은 시뮬레이션을 통하여 현재의 기술 동향 특성인 신호 천이시간과 부하 커패시턴스가 감소하는 경우에 대해 이전의 연구보다 더욱 정확하고 신속히 예측할 수 있음을 보였다. 또한 제안된 거시 모형은 전류식이 변할지라도 전력소모와 타이밍 수준에서의 지연시간을 계산하는데 쉽게 적용이 가능하다.
제안된 방법은 시뮬레이션을 통하여 현재의 기술 동향 특성인 신호 천이시간과 부하 커패시턴스가 감소하는 경우에 대해 이전의 연구보다 더욱 정확하고 신속히 예측할 수 있음을 보였다. 또한 제안된 거시 모형은 전류식이 변할지라도 전력소모와 타이밍 수준에서의 지연시간을 계산하는데 쉽게 적용이 가능하다.
목차
요약
Abstract
1. 서론
2. CMOS 인버터의 단락 전류 파형 분석
3. 단락 전류의 모형화
4. 실험 결과
5. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
정적 CMOS 회로의 단락 소모 전력 예측 기법
전자공학회논문지-SD
2000 .11
-
저전력 CMOS 기준전류 발생회로
대한전자공학회 학술대회
2001 .06
-
저전력 전류모드 CMOS 기준전압 발생 회로
대한전자공학회 학술대회
1998 .11
-
저전력 전류모드 CMOS 기준전압 발생 회로 ( A Low-Power Current-Mode CMOS Voltage Reference Circuit )
대한전자공학회 학술대회
1998 .11
-
단락전류 분석프로그램의 성능 평가
대한전기학회 학술대회 논문집
2004 .07
-
전류를 이용한 단락시험회로의 역률 측정 알고리즘에 대한 연구
대한전기학회 학술대회 논문집
2003 .07
-
CMOS를 이용한 전류제어 파형발생회로의 설계 ( Design of Current Controlled Waveform Generator using CMOS )
대한전자공학회 학술대회
1993 .01
-
전류 테스팅 기법을 이용한 CMOS 회로의 고장 검출 및 위치 결정
대한전자공학회 학술대회
1995 .06
-
전류 테스팅 기법을 이용한 CMOS회로의 고장 검출 및 위치 결정 ( Fault Detection and Location of CMOS circuits using Current Testing Techniques )
대한전자공학회 학술대회
1995 .07
-
GMAW의 최적 단락시간비에 미치는 단락전류 상승지연시간의 영향 ( Effect on Rise Delay Time of Short Circuit Current influenced by Optimum Short Circuit Time Ratio in GMAW )
대한용접학회 특별강연 및 학술발표대회 개요집
2001 .01
-
전력계통 사고 시 발생하는 비대칭 단락전류의 시뮬레이션 분석
대한전기학회 학술대회 논문집
2020 .07
-
CO2용접의 스패터 발생에 미치는 단락시간비 및 단락전류 파형제어의 영향
대한용접·접합학회지
2003 .02
-
LOW DIRECT-PATH SHORT CIRCUIT CURRENT OF THE CMOS DIGITAL DRIVER CIRCUIT
제어로봇시스템학회 국제학술대회 논문집
2003 .10
-
저전압용 CMOS 온-칩 기준 전압 및 전류 회로 ( CMOS On - Chip Voltage and Current Reference Circuits for Low - Voltage Applications )
전자공학회논문지-C
1997 .04
-
CMOS 회로의 전류 테스팅를 위한 내장형 전류감지기 설계 ( Design of a Built-in Current Sensor for Current Testing Method in CMOS VLSI )
전자공학회논문지-B
1995 .11
-
자기조정 이중구동 경로를 가진 새로운 저전력 CMOS 버퍼
전자공학회논문지-SC
2002 .03
-
CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits )
대한전자공학회 학술대회
1988 .11
-
제철소의 고장전류 계산과 단락전류 저감 방안
대한전기학회 학술대회 논문집
2008 .11
-
전류 방식 CMOS 에 의한 ROM 형의 다치 논리 회로 설계 ( Design of Multiple Valued Logic Circuits with ROM Type USING Current Mode CMOS )
전자공학회논문지-B
1994 .04
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017823199