메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
이 논문은 회로 설계의 상위 단계에서 저 전력 회로 합성을 위한 효율적인 알고리즘을 제시한다. 풀고자하는 문제는, 상위 단계 회로 합성의 두 가지 주요 작업인 스케줄링과 하드웨어 할당 과정에서 최소의 전력 소모를 가지는 데이타-경로를 합성해 내는 것이다. 이 문제의 해결 방안으로, 우리는 과거연구 결과에서 도출된 전력 소모를 줄이기 위한 기존의 요소들을 기초로 하여, 상위 단계 회로 합성에서 최적(optimal)의 전력 소모를 가지는 데이타-경로를 얻기 위한 IP (integer programming) 표현을 유도하였다. 그 다음, 유도된 IP 식을 이용하여 최소 전력 소모의 회로 합성을 위한 스케줄링과 하드웨어 할당작업을 빠른 시간에 수행하기 위한 단계적 근사치 계산 방법을 고안하였다. 실제, 우리는 실험을 통해 제안된 알고리즘이 매우 빠르며, 상위 단계에서의 데이타-경로 합성에서 전력 소모량을 줄이는데 매우 효과적임을 보여준다.

목차

요약

Abstract

1. 서론

2. 용어 정의

3. 문제 공식화

4. 근사치 계산 알고리즘

5. 실험

6. 결론

참고문헌

저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017822612