지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Abstract
1. 서론
2. 용어 정의
3. 문제 공식화
4. 근사치 계산 알고리즘
5. 실험
6. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
데이타 상관 증가에 의한 저전력 상위 수준 합성 ( Low Power High Level Synthesis By Increasing Data Correlation )
전자공학회논문지-C
1997 .05
저전력 상위 수준 합성을 위한 최적의 자원 스케줄링 방법
한국통신학회 학술대회논문집
2004 .07
데이타 경로 합성을 위한 하드웨어 할당 알고리듬 ( A Hardware Allocation Algorithm for Data Path Synthesis )
전자공학회논문지
1990 .08
디지털 회로에서의 새로운 모델 기반 IP-Level 소모 전력 추정 기법
전자공학회논문지-SD
2006 .02
저전력 회로 합성을 위한 레지스터 할당 알고리듬
대한전자공학회 학술대회
1996 .05
저전력 회로 합성을 위한 레지스터 할당 알고리듬 ( A Register Allocation Algorithm for Low-Power Design Synthesis )
대한전자공학회 학술대회
1996 .01
배터리와 태스크를 고려한 저전력 알고리듬 연구
디지털콘텐츠학회논문지
2014 .06
상위단계 합성에서의 전압 할당을 결합한 자원공유
한국정보과학회 학술발표논문집
2005 .07
태스크에 따른 저전력 알고리즘에 관한 연구
디지털콘텐츠학회논문지
2013 .03
저전력 상위 레벨 합성을 위한 레지스터 스케줄링 및 할당알고리듬
대한전자공학회 학술대회
2000 .11
상위수준 합성
전자공학회지
1992 .01
저전력 시스템을 위한 태스크 분할 스케줄링
한국정보과학회 학술발표논문집
2009 .06
A Transformation Technique for power-conscious High Level Synthesis
대한전자공학회 학술대회
1996 .11
저전력 상위 수준 합성을 위한 변환 기법 ( A Transformation Technique for Power-conscious High Level Synthesis )
대한전자공학회 학술대회
1996 .11
저전력 소모 조합 회로의 설계를 위한 효율적인 알고리듬 ( An Efficient Algorithm for the Design of Combinational Circuits with Low Power Consumption )
한국통신학회논문지
1996 .05
저 전력 설계 자동화를 위한 최소 자원 상위 레벨 합성 알고리즘
한국ITS학회 논문지
2008 .01
분할 방법을 이용한 저전력 조합 회로 합성 알고리즘 ( An Efficient Partitioning-based Algorithm for the Synthesis of Low-power Combinational Circuits )
한국통신학회논문지
1998 .02
회로의 대칭성을 이용한 다단계 논리 회로 회로에서의 전력 최소화 기법
정보과학회논문지 : 시스템 및 이론
2003 .10
전력 관리 회로 설계 기술
전자공학회지
2010 .08
Lower Power Design Automation for Digital Circuits
대한전자공학회 학술대회
1996 .05
0