FPGA 기술 매핑에서 성능 및 면적의 Ttade-off

김충희 ,  신현철

정보과학회논문지(A)

1997 .01

디지털 기술의 알고리즘에 관한 연구

윤충모 ,  김재진

디지털콘텐츠학회논문지

2009 .12

게이트 분할을 고려한 Lookup Table 방식의 기술 매핑 알고리듬 ( A Technology Mapping Algorithm for Lookup Table-based FPGAs Using the Gate Decomposition )

이재흥 ,  정정화

전자공학회논문지-A

1994 .02

A New Field Programmable Gate Array: Architecture and Implementation

Hanjin Cho ,  Young Hwan Bae ,  Nak Woong Eum 외 2명

[ETRI] ETRI Journal

1995 .04

논리 회로의 기술 매핑 시스템 설계 ( Design of a Technology Mapping System for Logic Circuits )

김태선 ,  황선영

전자공학회논문지-A

1992 .02

Delay Model for the FPGA-Mapped Circuit and Delay-Optimized FPGA Technology Mapping Algorithm

정자춘 ,  경종민

대한전자공학회 학술대회

1995 .07

FPGA 지연시간 모델 및 지연시간 최소화를 위한 알고리즘 ( Delay Model for the FPGA-Mapped Circuit and Delay-Optimized FPGA Technology Mapping Algorithm )

정자춘 ,  경종민

대한전자공학회 토론회

1995 .01

Sequential Synthesis System for Table Look Up programmable Gate Arrays

Jang Hyun Pa ,  k

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1994 .01

A Study On Optimized Technology Mapping for FPGA

Yi Jae Young ,  Szi ,  may Laszlo 외 1명

ICEIC : International Conference on Electronics, Informations and Communications

2004 .08

PLA 설계를 위한 논리함수 최소화 기법 ( A Logic Function Minimization Technique for programmable Logic Array Design )

이재민 ,  신용철 ,  임인칠

대한전자공학회 학술대회

1985 .01

패턴 추출을 이용한 LUT형 FPGA 합성 ( Logic Synthesis for LUT-Type FPGA Using Pattern Extraction )

장준영 ,  이귀상

대한전자공학회 학술대회

1998 .11

패턴 추출을 이용한 LUT형 FPGA 합성

장준영 ,  이귀상

대한전자공학회 학술대회

1998 .11

7치 신호 모델에 의한 게이트 레블의 논리 시뮬레이션 ( Gate Level Logic Simulation with 7-Valued Signal Model )

권태욱 ,  박송배

대한전자공학회 학술대회

1982 .01

PLA 설계용 논리 최소화 알고리즘 ( Fast Logic Minimization Algorithm for Programmable Logic Array Design )

최상호 ,  한석붕 ,  임인칠

대한전자공학회 학술대회

1983 .01

노드 병합에 의한 FPGA 기술 매핑 방법

이강 ,  전주식

정보과학회논문지(A)

1996 .10

퍼지이론을 이용한 FPGA 기술 매핑 ( Technology Mapping for FPGAs by Fuzzy Logic Technique )

이준용

대한전자공학회 학술대회

1997 .01

DESIGN AND IMPLEMENTATION OF AN EDUCATIONAL MICROPROCESSOR USING FIELD PROGRAMMABLE GATE ARRAY

Hidetomo Shibamu ,  a ,  Kouichi 외 8명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1992 .01

Development of Digital Instrumentation and Control Technology using Field Programmable Gate Array for Nuclear Power Plants

Joon-Ku Lee ,  Gwang-Il Jeong ,  Yong-Suk Suh 외 1명

대한전자공학회 학술대회

2011 .11

Development of a General Purpose PID Motion Controller Using a Field Programmable Gate Array

Sung-Su Kim ,  Seul Jung

제어로봇시스템학회 국제학술대회 논문집

2003 .10

PLA 설계용 고속 논리최소화 알고리즘 ( Fast Logic Minimization Algorithm for Programmable-Logic-Array Design )

최상호 ,  임인칠

전자공학회지

1985 .03