지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 타겟 아키텍쳐
Ⅲ. 파이프라인에서의 고려 사항
Ⅳ. 상위 수준 합성
Ⅴ. 실험 결과
Ⅵ. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
SHSS-V : VHDL 상위 수준 합성 시스템 ( SHSS-V : High-Level Synthesis System for VHDL )
대한전자공학회 학술대회
1991 .01
파이프라인 데이타패스 합성 시스템의 설계 ( Design of Pipelined Datapath Synthesis System )
대한전자공학회 학술대회
1992 .01
파이프라인 데이타패스 자동 생성을 위한 상위수준 합성 시스템의 설계 ( Design of a High-Level Synthesis System for Automatic Generation of Pipelined Datapath )
전자공학회논문지-A
1994 .03
파이프라인형 데이타패스 합성을 위한 스케쥴링 기법 ( A Scheduling Technique for Pipelined Datapath Synthesis )
전자공학회논문지-A
1992 .04
VHDL 상위 수준 합성 시스템의 설계
(구)정보과학회논문지
1993 .06
디지탈 신호처리를 위한 파이프라인 데이타패스 합성 시스템의 설계 ( Design of a Pipelined Datapath Synthesis System for Digital Signal Processing )
전자공학회논문지-A
1993 .06
High-Level Synthesis용 파이프라인 스케쥴링 알고리즘 ( A Pipelined Scheduling Algorithm in High-Level Synthesis )
한국통신학회 학술대회논문집
1990 .01
가변 데이터 입력 간격을 지원하는 파이프라인 구조 합성 시스템의 설계 ( Design of A High Level Synthesis System for Pipeline Structure with Variable Data Initiation Interval )
대한전자공학회 학술대회
1993 .01
파이프라인 시스템의 최적화를 위한 설계 변환 ( Design Transformation for the Optimization of Pipelined Systems )
전자공학회논문지-C
1999 .03
가변 데이터 입력 간격을 지원하는 파이프라인 구조의 합성 ( Synthesis of Pipeline Structures with Variable Data Initiation Intervals )
전자공학회논문지-A
1994 .06
파이프라인 시스템 합성을 위한 면적 제약조건 스케쥴링 알고리듬
(구)정보과학회논문지
1993 .06
RISC 프로세서에서의 최소 시간 지연을 갖는 효율적인 파이프라인 병렬 알고리즘
한국정보과학회 학술발표논문집
1995 .04
파이프라인을 지원하는 ASIP 합성 시스템의 설계 ( Design of a Cosynthesis System for Pipelined Application-Specific Instruction Processors )
한국통신학회논문지
1997 .03
에너지 파이프라인의 변형률기반 설계 기법
기계저널
2014 .01
파이프라인드 버스에서 블록 전송 방법의 구현 ( Implementation of a Block Transfer Protocol for a Pipelined Bus )
전자공학회논문지-B
1996 .09
고성능을 위한 파이프라인 구조의 캐쉬 제어기 설계
대한전자공학회 학술대회
2015 .06
인스트럭션 파이프라인 자동 생성 시스템의 설계 ( Design of An Automatic Synthesis for Instruction Pipeline )
대한전자공학회 학술대회
1993 .01
병렬 파이프라인 프로세서 아키텍처의 설계 ( Design of a Parallel Pipelined Processor Architecture )
전자공학회논문지-B
1995 .03
저전력 12 b 80 MS/s 파이프라인 A/D 변환기
대한전자공학회 학술대회
2011 .11
0