메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, we propose an improved ground bounce-free output buffer. In order to reduce the ground bounce voltage, we suggest a new architecture of the ground bounce-free output buffer. It is to control the cut off and saturation mode of two N-MOS transistors in an output buffer with a time difference. The simulation results show the -0.7V ground bounce voltage at any condition. A fabricated sample using 0.6㎛ CMOS DLM process demonstrates the ground bounce noise level less than -0.7V at 0℃ degree. These results show the lower ground bounce noise than the conventional output buffer at the same output low voltage level(V_(OL)). And also the average high-to-low propagation delay of 3.5ns is achieved. This figure is comparable to 3.6ns of the conventional output buffer.

목차

Abstract

Ⅰ. Introduction

Ⅱ. Circuit design and simulation

Ⅲ. Experimental Results

Ⅳ. Conclusion

References

저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017769336