지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1999.4
- 수록면
- 196 - 208 (13page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 시뮬레이션 속도 향상을 위하여 VHDL(Very high speed integrated circuit Hardware Description Language)로 기술된 디지털 회로 시뮬레이션을 위한 병렬 분산 VHDL 시뮬레이터(Parallel Distributed VHDL Simulator : PDVS)를 개발한다. 개발된 프로그램을 대규모 병렬 컴퓨터 시스템인 SGI Origin 2000, Cray T3e 및 IBM SP2에서 수행, 비교하였다. PDVS는 어떠한 병렬 프로그래밍 환경에서도 수행될 수 있도록 하기 위해서 표준 통신 라이브러리인 MPI(Message Passing Interface)를 이용하여 구현한다. PDVS의 전체적인 시스템 구성도, PDVS에 사용된 시뮬레이션 프로토콜, 전역가상시간 계산 메카니즘 및 논리적 프로세스의 내부 구성요소들간의 관계와 PDVS의 제어 흐름도를 제시한다. 그리고 본 연구에서는 병렬 분산 시뮬레이션의 병렬성 정도의 분석하기 위하여 디지털 회로의 크기 변화와 처리되는 사건 수(grain size)의 변화에 따른 성능 결과를 제시한다. 이 연구에서 4배 크기의 디지털 회로를 적용한 경우는 프로세서를 12개 사용할 때에 8배의 속도향상을 얻었다. 그리고 처리되는 사건의 수가 200인 경우는 프로세서를 32개 사용할 때에 12배의 속도향상을 얻었다. 또한, 동일한 방법을 SGI Origin 2000, Cray T3e 및 IBM SP2에 적용함으로써 그 성능의 간접적인 비교결과도 제시한다.
목차
요약
Abstract
1. Introduction
2. SGI origin 2000, Cray T3e, and IBM SP2
3. Parallel Programming with Message Passing
4. Parallel Distributed VHDL Simulator
5. The Performance Analysis
6. Conclusion
References
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
VHDL 시뮬레이션을 위한 병렬처리기법의 적용 ( Application of Parallel Processing Technologies for VHDL Simulation )
대한전자공학회 학술대회
1995 .01
-
SCR 시스템의 PDV 블레이드에 대한 열 해석모델 개발
한국생산제조학회 학술발표대회 논문집
2019 .05
-
Cray T3E에서 효과적인 과학계산의 수행
한국산업정보학회 학술대회논문집
2000 .11
-
CRAY-2S에서의 SPICE의 효율적 구현에 관한 연구 ( The Effective Implementation of SPICE Circuit Simulator under Super Computer CRAY-2S )
특정연구 결과 발표회 논문집
1989 .01
-
CRAY-2S 에서의 SPICE의 효율적 구현에 관한 연구 ( the Effective Implementation of SPICE Circuit Simulator Under Super Computer CRAY-2S )
한국통신학회 학술대회논문집
1989 .01
-
VHDL Behavior 단계 시뮬레이터의 구현에 관한 연구 ( A Study on Implementation of VHDL Behavioral Simulator )
대한전자공학회 학술대회
1990 .07
-
병렬 컴퓨터를 이용한 형상 압연공정 유한요소 해석의 분산병렬처리에 관한 연구 ( Finite Element Analysis of Shape Rolling Process using Distributive Parallel Algorithms on Cray T3E )
대한기계학회 논문집 A권
2000 .05
-
VHDL Modeling
CAD기술특강
1991 .01
-
VHDL 환경 설계 및 구현 ( Design and Implementation of VHDL Environment )
한국통신학회논문지
1992 .11
-
VHDL 설계 환경 구축을 위한 Front-end의 설계
(구)정보과학회논문지
1991 .02
-
VHDL 시뮬레이터의 커널 구현 ( Development of a Kernel of VHDL Simulator )
한국통신학회 학술대회논문집
1989 .01
-
VHDL 시뮬레이터의 커널 구현 ( Development of a Kernel of VHDL Simulator )
특정연구 결과 발표회 논문집
1989 .01
-
VHDL 설계 환경 구축
한국정보과학회 학술발표논문집
1990 .04
-
다층 레벨 VHDL 시뮬레이터의 설계 ( Design of a Multi-level VHDL Simulator )
전자공학회논문지-A
1993 .10
-
VHDL 합성 시스템을 위한 Modeling 에 관한 연구 ( A Study on Modeling for VHDL Synthesis System )
대한전자공학회 학술대회
1989 .01
-
VHDL-to-C 사상을 위한 VHDL 컴파일러 전반부의 설계 ( A Design of VHDL Compiler Front-end for the VHDL-to-C Mapping )
한국통신학회논문지
1997 .12
-
VHDL을 이용한 2D/3D 변환의 구현
한국통신학회 학술대회논문집
2006 .11
-
혼합 레벨 VHDL 시뮬레이션 알고리듬 ( Mixed-Level VHDL Simulation Algorithm )
대한전자공학회 학술대회
1993 .01
-
VHDL Behavioral Simulator 개발 ( Development on VHDL Behavioral Simulator )
대한전자공학회 학술대회
1989 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017760853