지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE JOUNAL OF SEMICONDUCTOR THCHNOLOGY AND SCIENCE Vol.5 No.2
- 발행연도
- 2005.6
- 수록면
- 83 - 88 (6page)
이용수
초록· 키워드
오류제보하기
The interface-states between the top silicon layer and buried oxide layer of nano-SOI substrate were developed. Also, the effects of thermal treatment processes on the interface-state distributions were investigated for the first time by using pseudo-MOSFETs. We found that the interface-state distributions were strongly influenced by the thermal treatment processes. The interface-states were generated by the rapid thermal annealing (RTA) process. Increasing the RTA temperature over 800℃, the interface-state density considerably increased. Especially, a peak of interface-states distribution that contributes a hump phenomenon of subthreshold curve in the inversion mode operation of pseudo-MOSFETs was observed at the conduction band side of the energy gap, but it was not observed in the accumulation mode operation. On the other hand, the increased interfacestate density by the RTA process was effectively reduced by the relatively low temperature annealing process in a conventional thermal annealing (CTA) process.
목차
Abstract
Ⅰ. Introduction
Ⅱ. Experimental
Ⅲ. Results and Discussions
Ⅳ. Conclusions
References
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Effect of rapid thermal annealing on interface trap density by using subthreshold slope technique in the FD SOI MOSFETs
대한전자공학회 학술대회
2003 .07
-
Pseudo MOSFET을 이용한 Nano SOI 웨이퍼의 전기적 특성분석
전기전자재료학회논문지
2005 .01
-
Relationship Between Young's Modulus and Crystal Orientation of Cu₆Sn₅ Phase formed on the Sn0.7wt%Cu/(110)Cu interface
대한용접학회 특별강연 및 학술발표대회 개요집
2012 .05
-
Buried-Oxide MOSFET 제작 ( Fabrication of a Buried-Oxide Mosfet )
대한전자공학회 학술대회
1983 .01
-
SOI(Silicon-on-Insulator) 소자에서 후면 Bias에 대한 전기적 특성의 의존성
한국재료학회 학술발표대회
1993 .01
-
n채널 SOI MOSFET의 제작과 특성 ( Fabrication and Characterization of the N-Channel SOI MOSFET )
대한전자공학회 학술대회
1993 .01
-
n-채널 SOI MOSFET의 I-V 특성연구 ( A Study on I-V Characteristics of n-Channel SOI MOSFET )
대한전자공학회 학술대회
1993 .07
-
n-채널 SOI MOSFET의 I-V 특성연구
대한전자공학회 학술대회
1993 .07
-
The Optimum Surface Silicon Thickness of SOI MOSFET
대한전자공학회 학술대회
1996 .01
-
매몰된 island 구조를 갖는 SOI MOSFET 소자의 제안
대한전기학회 학술대회 논문집
1992 .07
-
SOI-MOSFET의 subthreshold 영역에서의 I-V 특성 ( I-V characteristics in subthreshold region of SOI-MOSFET )
대한전자공학회 학술대회
1993 .11
-
얇은 박막 SOI(Silicon-On-Insulator) MOSFET에서의 소자 변수 추출 방법
대한전기학회 학술대회 논문집
1992 .07
-
직접 접합에 의한 Al2O3 SOI 구조 제작
센서학회지
2005 .01
-
SOI MOSFET 의 소자 파라미터 추출 ( Extraction of Device Parameter for SOI MOSFET )
대한전자공학회 학술대회
1991 .11
-
Substrate Bias Dependent Subthreshold Slope Model for SOI MOSFET`s
대한전자공학회 학술대회
1994 .07
-
Substrate Bias Dependent Subthreshold Slope Model for SOI MOSFET’s
대한전자공학회 학술대회
1994 .07
-
P-채널 strained silicon SOI MOSFET의 아날로그 특성
대한전자공학회 학술대회
2008 .11
-
A New Method for Extracting Interface Trap Density in Short-Channel MOSFETs from Substrate-Bias-Dependent Subthreshold Slopes
[ETRI] ETRI Journal
1993 .04
-
소규모의 SOI MOSFET의 문턱 전압에 관한 연구 ( A Study on the Threshold Voltage of Small SOI MOSFET )
대한전자공학회 학술대회
1992 .01
-
SOI 구조를 이용한 MOSFET Matrix의 형성
대한전자공학회 학술대회
1998 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Impact of Segregation Layer on Scalability and Analog/RF Performance of Nanoscale Schottky Barrier SOI MOSFET
Ganesh C. Patil
,
S. Qu
,
eshi
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2012
.03
A Unified Analytical One-Dimensional Surface Potential Model for Partially Depleted (PD) and Fully Depleted (FD) SOI MOSFETs
RAHUL PANDEY
,
ALOKE K. DUTTA
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2011
.12
Hot Carrier Stress로 인한 SOI MOSFET의 전력 성능 저하
이병진
,
박성욱
,
박종관
전자공학회논문지-IE
2008
.12
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017711269