지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
초록· 키워드
오류제보하기
본 논문에서는 trace-back 동작 없이 디코딩이 가능한 변형된 레지스터 교환 (MRE) 방식을 블록 디코딩에 적용하여 전송 속도를 높이고 latency를 줄이는 비터비 디코딩 방식을 제안하였다. 변형된 레지스터 교환 방식을 블록 디코딩에 적용함으로써 디코딩 블록의 시작 상태를 결정하기 위해 필요한 동작 사이클을 줄여, 블록 디코딩을 사용하는 기존의 비터비 디코더보다 더 적은 latency를 가지게 되었다. 뿐만 아니라, 메모리를 더 효율적으로 사용할 수 있으면서 하드웨어의 구현에 있어서도 복잡도가 더 감소하게 된다. 또한 시작 상태를 결정하기 위해 필요한 trace-back 동작을 없애고 메모리를 줄여 이에 따른 전력 소모를 줄이는 저전력 동작이 가능하다 . 제안된 방식은 같은 하드웨어 복잡도로도 메모리의 감소 또는 latency의 감소에 중점을 둔 설계가 가능하다. 또한, 몇 가지 디자인 파라미터를 변경하여 합성 단계에서 하드웨어 복잡도와 전송 속도를 trade-off 할 수 있도록 스케일러블한 구조로 설계하였다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. Modified Register Exchange 방식을 적용한 Block Decoding 방식
Ⅲ. 설계와 구현
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (10)
참고문헌 신청
G. Forney, "Convolutional codes II. Maximumlikelihood decoding." Information and Control, 25(3), pp 222-266, July 1974.
Gennady Feygin and P.G. Gulak, "Architectural tradeoffs for survivor sequence memory management in Viterbi decoders," IEEE Trans. On Commun., vol.41, no.3, pp.425-429, March 1993.
Jung-Gi Baek, Sang-Hun Yoon, Jong-Wha Chong, "Memory efficient pipelined Viterbi decoder with Look-Ahead trace-back," the 8th IEEE international Conference on Circuit and Systems. vol.2, pp.769-772, 2001.
Shu Lin, Daniel J. Costello, Jr, Error Control Coding : Fundamentals and Applications, Prentice Hall, 1983.
Jae-Sun Han, Tae-Jin Kim, Chanho Lee, "HIGH PERFORMANCE VITERBI DECODER USING MODIFIED REGISTER EXCHANGE MEHODS", IEEE International Symposium on Circuits And Systems 2004, pp. DSP-P4.5, 2004.
Gennady Feygin and P.G. Gulak, "Architectural tradeoffs for survivor sequence memory management in Viterbi decoders," IEEE Trans. On Commun., vol.41, no.3, pp.425-429, March 1993.
Jung-Gi Baek, Sang-Hun Yoon, Jong-Wha Chong, "Memory efficient pipelined Viterbi decoder with Look-Ahead trace-back," the 8th IEEE international Conference on Circuit and Systems. vol.2, pp.769-772, 2001.
Shu Lin, Daniel J. Costello, Jr, Error Control Coding : Fundamentals and Applications, Prentice Hall, 1983.
Jae-Sun Han, Tae-Jin Kim, Chanho Lee, "HIGH PERFORMANCE VITERBI DECODER USING MODIFIED REGISTER EXCHANGE MEHODS", IEEE International Symposium on Circuits And Systems 2004, pp. DSP-P4.5, 2004.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
변형된 레지스터 교환 방식의 비터비 디코더 설계
전자공학회논문지-SD
2003 .01
-
레지스터 교환 방식을 사용하는 비터비 복호기의 효율적인 메모리 관리
대한전자공학회 학술대회
2005 .12
-
메모리 최적화를 위한 Viterbi 디코더의 설계
대한전자공학회 학술대회
1998 .06
-
메모리 최적화를 위한 Viterbi 디코더의 설계 ( A Design of Viterbi decoder for memory optimization )
대한전자공학회 학술대회
1998 .07
-
레지스터 교환 방식을 사용하는 비터비 복호기의 구현
한국통신학회 학술대회논문집
2006 .07
-
순서적 역방향 상태천이 제어에 의한 역추적 비터비 디코더
전자공학회논문지-TC
2003 .11
-
Multi-band OFDM 시스템용 고속 연판정 비터비 디코더의 효율적인 하드웨어 구조 설계에 관한 연구
전자공학회논문지-SD
2006 .11
-
A Viterbi Decoder with Efficient Memory Management
[ETRI] ETRI Journal
2004 .02
-
Viterbi 디코더 설계 및 성능 분석
한국통신학회 학술대회논문집
1993 .07
-
고속 데이터 전송을 위한 변형 해밍망 설계
전자공학회논문지
2014 .07
-
오류 정정을 위한 Viterbi 디코더 설계
정보학연구
2000 .01
-
쓰기 동작의 에너지 감소를 통한 비터비 디코더 전용 저전력 임베디드 SRAM 설계
전자공학회논문지
2013 .11
-
고속 비터비 디코더를 위한 효율적인 ACS 설계
대한전기학회 학술대회 논문집
2008 .07
-
Efficient ACS Design for High Speed Viterbi Decoder
대한전기학회 학술대회 논문집
2008 .07
-
고속 Viterbi 복호기를 위한 메모리 관리 ( Memory Management in High-Speed Viterbi Decoders )
전자공학회논문지-C
1998 .07
-
파이프라인 기반 다중윈도방식의 비터비 디코더를 이용한 채널 코딩 시스템의 구현
한국정보통신학회논문지
2005 .06
-
Modified Register Exchange 방식을 이용한 고성능 비터비 디코더 설계
대한전자공학회 학술대회
2003 .07
-
실시간 처리가 가능한 구조로 구현한 Viterbi 디코더의 설계 ( Design of A Viterbi Decoder for Real-Time Processing Capability )
대한전자공학회 학술대회
1997 .07
-
실시간 처리가 가능한 구조로 구현한 Viterbi 디코더의 설계
대한전자공학회 학술대회
1997 .06
-
비터비 복호기를 위한 생존 경로 저장 메모리 구조
한국통신학회 학술대회논문집
2002 .07
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-567-014487544