메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
한국통신학회 한국통신학회논문지 한국통신학회논문지 제27권 11A호
발행연도
2002.11
수록면
1,040 - 1,046 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 데이터 재배열을 이용하여 계위성 있는 1차원 이산 웨이블렛 필터를 설계하였다. 각 레벌마다 입력이 간축되어 데이터의 속도가 반씩 감소하므로, 각 레벌에서 필요한 곱셈기와 덧셈기를 공유함으로써 하드웨어 효율과 복잡도를 개선하였다.제안된 구조에서는 각 레벨에서 입력의 속도를 고려하여 하드웨어를 구성함으로써 모든 레벨에서 100%의 하드웨어 효율을 나타내었다. 또한, 미러 필터의 특성을 이용하여 고역필터와 저역필터의 계수들을 공유함으로써 하나의 필터만으로 구현하였따. 이때에 필요한 필터 입력을 공급하기 위해 저장된 데이터를 효율적으로 재배열하는 규칙적인 데이터 재배열 구조를 제안하였다.제안된 구조는 임의의 필터 길이 M과 레벨 J에서도 확장이 용이하며 규칙적인 구조를 가지므로 VLSI로 구현하기에 적당하다 다른 이산 웨이블렛 필터 구조와 비교하였을 때 상대적으로 적은 하드웨어를 이용하여 효율적인 성능과 하드웨어 효율을 보요주었다.

목차

요약

ABSTRACT

Ⅰ.서론

Ⅱ.이산 웨이블렛 변환과 Daubechies 필터

Ⅲ.제안된 DWT 아키텍쳐

Ⅳ.실험 및 결과분석

Ⅴ.결론

감사의 글

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-567-014020814