메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
한국통신학회 한국통신학회논문지 한국통신학회논문지 제27권 10C호
발행연도
2002.10
수록면
963 - 972 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
DMT 기반의 VDSL 모템 ,OFDM 방식의 DVB 모뎀 등 다중 반송파 변조 시스템에서 핵심 블록으로 사용되는 8192점 FFT/IFFf 프로세서를 설계하였다 . 새로운 2 단계 수렴 블록 부동점 (two-step convergent block floating- point; TS_CBFP) 스케일링 방법을 제안하여 설계에 적용하였으며 , 이를 통해 FFf/IFFT 출력의 신호 대 양자화 잡음 비 (signal-to-quantization-noise ratio; SQNR) 가 크게 향상되도록 하였다 . 제안된 TS_CBFP 스케일링 방법은 별도의 버퍼 메모리를 사용하지 않아 기존의 방법에 비해 메모리를 약 80% 정도 감소시키며 , 따라서 칩 면적과 전력소모를 크게 줄일 수 있다 입력 10- 비트, 내부 데이터와 회전인자 14- 비트,그리고 출력 16- 비트로 설계된 8192 점 FFT/IFFT 코어는 약 60-dB 의 SQNR 성능을 갖는다 . 0.25- μm CMOS 셀 라이브러리로 합성한 결과 약 76,300 게이트와 390K 비트의 RAM, 그리고 39K 비트의 ROM 으로 구현되었다 . 시뮬레이션 결과 50-㎒@2.5-V 로 안전하게 동작할 것으로 평가되었으며 , 8192 점 FFf/IFFT 연산에 약 164- μs 가 소요될 것으로 예상된다 . 설계된 코어는 Xilinx FPGA 에 구현하여 정상 동작함을 확인하였다.

목차

요약

ABSTRACT

Ⅰ.서론

Ⅱ.2단계 CBFP 스케일링 기법

Ⅲ.회로 설계

Ⅳ.설계 검증 및 회로 합성

Ⅴ.결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-567-014020718