메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
한국통신학회 한국통신학회논문지 한국통신학회논문지 제27권 6C호
발행연도
2002.6
수록면
619 - 624 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (4)

초록· 키워드

오류제보하기
본 논문에서는 50%의 duty cycle 출력을 가지며, 디지털 방식으로 분주수를 제어할 수 있는 새로운 분주기 구조를 제안하엿다. 그리고 0.25㎛ 2-poly, 5-metal CMOS 공정 파라미터를 이용한 HSPICE 모의실험을 통해서 제안한 주파수 분주기를 이용한 900㎒ 주파수 합성기를 설계하였다. 제안한 주파수 분주기의 동작은 0.65㎛ 2-poly, 2-metal CMOS 공정을 사용하여 제작한 칩을 측정하여 확인하였다. 설계한 전압제어발진기(VCO)는 2.5V 전원전압 하에서 900㎒의 중간주파수, ±10%의 동작 범위, 154㎒/의 이득을 가진다. 또한 모의실험 결과 주파수 합성기의 settling time은 약 1.5㎲이고, 짝수와 홀수 분주시 50%의 duty cycle과 820㎒~1㎓의 동작 주파수 범위를 갖으며, 전력소모는 대략 70㎽ 임을 확인하였다.

목차

요약

ABSTRACT

Ⅰ.서론

Ⅱ.주파수 합성기 설계

Ⅲ.측정 및 모의실험 결과

Ⅳ.결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-567-014019506