지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2002.3
- 수록면
- 62 - 72 (11page)
이용수
초록· 키워드
오류제보하기
이 논문에서는 불규칙한 배선 구조에 대한 가상직선(virtual-straight line) 파라미터 추출 방법과 이를 이용한 새롭고 빠른 시간 영역에서의 시뮬레이션 방법론을 보이고 검증한다. 비선형인 트랜지스터의 특성을 고려한 인터컨넥트 회로의 시간영역에서의 신호응답은 모델차수감소법(model order reduction method)을 사용하여 수행된다. 모델차수감소법은 인터컨넥트 회로의 단위길이당 파라미터를 이용하므로 인터컨넥트의 길이가 서로 다르고 불규칙한 형태를 갖는 인터컨넥트에 대해서 직접적으로 모델차수감소법을 적용하기 위해 가상직선 모델을 사용하여 인터컨넥트의 파라미터를 추출한다. 또한 모델차수감소법은 일반적인 Berkeley SPICE의 모듈로 구성하여 인터컨넥트 회로의 시간영역 시간응답을 구하였으며 일반적인 회로 시뮬레이터인 HSPICE의 시뮬레이션 결과와 비교하여 잘 일치한다는 것을 보인다. 제안된 방법은 복잡한 다층 배선 구조에 대한 신속하고 정확한 시간영역 신호응답을 제공함으로써 고성능 VLSI 회로 설계에 유용하게 적용할 수 있다.
목차
Ⅰ. 서론
Ⅱ. 시간영역에서의 신속한 시뮬레이션을 위한 수학적 공식
Ⅲ. IC 배선의 파라미터
Ⅳ. 비직선 배선에서의 파라미터 추출
Ⅴ. 신호천이 시뮬레이션과 신호 무결성 검증
Ⅵ. 결과
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
실리콘 기판 효과를 고려한 VLSI 인터컨넥트의 전송선 파라미터 추출 및 시그널 인테그러티 검증 ( Transmission Line Parameter Extraction and Signal Integrity Verification of VLSI Interconnects Under Silicon Substrate Effect )
전자공학회논문지-C
1999 .03
-
고속 VLSI 회로에서 전송선의 지연시간 모델
대한전자공학회 학술대회
1999 .11
-
Time Domain Sensitivity of High-Speed VLSI Interconnects
ICVC : International Conference on VLSI and CAD
1993 .01
-
SIMS ( SPICE Interconnect Modeling System ) for VLSI design
대한전자공학회 학술대회
1994 .01
-
SIMS: Circuit Interconnect Modeling Environment for VLSI Design
대한전자공학회 학술대회
1994 .07
-
커넥티드 카에서의 보안기술동향
정보보호학회지
2020 .04
-
지연를 최소화하기 위한 인터커넥트 모델링
대한전자공학회 학술대회
2008 .05
-
Discontinuous RC Interconnect Line Analysis for Accurate Timing Determination
대한전자공학회 ISOCC
2008 .11
-
스터드 코넥터의 내력에 관한 실험적 연구(I) ( An Experimental Study on the Strength of Stud Connectors(I) )
건축
1983 .08
-
Time Domain Signal Reflection and Propagation Delay on VLSI Interconnect with Parasite Effect Modeling
KITE JOURNAL OF ELECTRONICS ENGINEERING
1996 .01
-
VLSI 회로 연결선의 동적 전력 소모 계산법
전자공학회논문지-SD
2004 .02
-
선형 N-port 망의 무조건적 안정도를 위한 실질적 시험조건
정보과학회논문지(A)
1996 .07
-
Timing Analysis of Discontinuous RC Interconnect Lines
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2009 .03
-
VLSI 인터커넥션에 대한 풀-웨이브 방법을 이용한 신호 왜곡 해석에 관한 연구
전자공학회논문지-SD
2004 .04
-
RF 회로 설계를 위한 실리콘 기판 커플링 모델링, 해석 및 기판 파라미터 추출
전자공학회논문지-TC
2001 .12
-
불연속 배선의 신호천이 특성 예측 모델
대한전자공학회 학술대회
2009 .05
-
블록 효과 감소 알고리듬의 VLSI 회로 구현
한국멀티미디어학회 학술발표논문집
2002 .11
-
해석적 시간영역 신호천이 예측 기반 다수 배선 시그널 인테그러티 검증
대한전자공학회 학술대회
2012 .06
-
디커플링 방법을 이용한 RC-Coupled 배선의 해석적 지연시간 예측 모델
대한전자공학회 학술대회
2004 .06
-
Experimental Characterization-Based Signal Integrity Verification of Sub-Micron VLSI Interconnects
Journal of Electrical Engineering and information Science
1997 .10
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-013728239