다단 논리합성을 위한 출력 Phase 할당 알고리듬 ( Output Phase Assignment Algorithm for Multilevel Logic Synthesis )

이재흥 ,  정정화

전자공학회논문지-A

1991 .10

성능 구동 논리 회로 자동 설계 시스템 ( Performance-driven Automatic Logic Synthesis System )

이재형 ,  황선영

전자공학회논문지-A

1991 .01

효율적인 SoC 논리합성을 위한 혼합방식의 설계 방법론

서영호 ,  김동욱

한국정보통신학회논문지

2012 .03

셀프 레벨라이저 로드 가공공정의 인라인 검사시스템 개발

김성진 ,  양수진 ,  김연술 외 2명

한국정밀공학회 학술발표대회 논문집

2011 .10

효율적 상태공간 표현에 의한 비동기회로의 논리합성 ( A Compact State Space Representation for an Efficient Logic Synthesis of Speed-Independent Circuits )

김의석 ,  이동익

대한전자공학회 학술대회

1997 .01

An Output Phase Assignment Algorithm for Multilevel Logic Synthesis

Jae Heung Lee ,  Jong Wha Chong

ICVC : International Conference on VLSI and CAD

1991 .01

Logic Synthesis

황선영

CAD기술특강

1989 .01

이진 결정 그래프를 이용한 기본 소자 수준의 속도 독립 회로 구현성 검사 및 논리합성 ( Basic Gate Level Logic Synthesis of Speed Independent Circuit Using Binary Decision Diagram )

이정근 ,  김의석 ,  이동익

대한전자공학회 학술대회

1997 .11

언폴딩을 이용한 속도독립회로의 실용적인 논리합성 ( Pragmatic Synthesis of Speed-Independent Circuits Using Unfoldings )

김의석 ,  이동익

대한전자공학회 학술대회

1998 .01

효율적 Pseudoexhaustive Testing을 위한 다단 논리합성 ( Multi-level Logic Synthesis for Efficient Pseudoexhaustive Testing )

이영호 ,  정정화

전자공학회논문지-A

1995 .11

AN APPROACH FOR LOGIC SYNTHESIS

Takeshi Yoshimu ,  a

ICVC : International Conference on VLSI and CAD

1989 .01

이진 결정 그래프를 이용한 기본 소자 수준의 속도 독립 회로 구현성 검사 및 논리합성

이정근 ,  김의석 ,  이동익

대한전자공학회 학술대회

1997 .11

LED 구동회로와 반도체 집적회로

황인철 ,  이영제 ,  조계현

조명·전기설비

2011 .05

다단 논리를 위한 위상할당 알고리즘에 관한 연구 ( A New Phase Assignment Algorithm for the Multi-Level Logic )

서기범 ,  김애신 ,  이재흥 외 2명

대한전자공학회 학술대회

1990 .11

입력분할에 의하여 합성된 조합 회로의 결함검출력

이귀상

(구)정보과학회논문지

1993 .07

입력분할에 의해서 합성된 회로에서의 결함검출 방법

이귀상

한국정보과학회 학술발표논문집

1992 .04

배타 논리합 원리를 이용한 다출력 논리회로 간략화

권오형

한국산학기술학회 논문지

2014 .09

후륜 구동 하이브리드 차량의 다단 변속기 장착에 따른 동력성능 비교 분석

윤정석 ,  손한호 ,  김윤욱 외 3명

한국자동차공학회 추계학술대회 및 전시회

2017 .11

Logic Synthesis and Optimization

김보관

CAD기술특강

1991 .01

PLC에서의 임피던스 저하 개선에 관한 연구

최태섭 ,  안인수

전자공학회논문지-IE

2005 .09