지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 대한전자공학회 워크샵 대한전자공학회 워크샵(Scaled Device/Process and High Performance Circults International Workshop)
- 발행연도
- 1996.1
- 수록면
- 66 - 70 (5page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
100Gb/s ( 10Gb/s×10채널 ) 신호의 단일모드 광섬유 전송 ( Transmission of 100Gb/s ( 10Gb/s x 10channels ) signals using Single Mode Fiber )
대한전자공학회 기타 간행물
1997 .01
-
100Gb/s ( 10Gb/s x 10채널 ) 신호의 단일모드 광섬유 전송 ( Transmission of 100Gb/s ( 10Gb/s x 10channels ) signals using single mode fiber )
한국통신학회 기타 간행물
1997 .01
-
10 Gb/s 광전송 시스템 설계
대한전자공학회 학술대회
1996 .11
-
10 Gb/s 광전송 시스템 설계 ( Design of a 10Gb/s Optical Transmission System )
대한전자공학회 학술대회
1996 .11
-
접지기반 차동신호 전송을 위한 저전력 4-Gb/s 수신단 설계
전자공학회논문지
2012 .09
-
100Gb/s ( 10Gb/s × 10채널 ) 신호의 180km 분산천이 광섬유 전송실험 ( Transmission of 100Gb/s ( 10Gb/s × 10channels ) Signals over 180km of Dispersion-Shifted Fiber )
한국통신학회 광전자공학 학술회의
1997 .01
-
100Gb/s 광다중 기술
한국통신학회 워크샵
1995 .01
-
10 Gb/s 광수신기용 고속 전자 회로 기술 ( High Speed Circuit Technology for 10 Gb/s Optical Receiver )
한국통신학회 기타 간행물
1998 .01
-
A Design of 16 × 8Gb/s Parallel 27-1 PRBS Pattern Generator Using 1.1V 3.3mW with 40nm Low Power CMOS
대한전자공학회 학술대회
2019 .06
-
Design and Implementation of Open-Loop Clock Recovery Circuit for 39.8 Gb/s and 42.8 Gb/s Dual-Mode Operation
[ETRI] ETRI Journal
2008 .04
-
10Gb/s 광모듈 개발
한국통신학회 워크샵
1995 .01
-
40 Gb/s 클럭 추출 회로 설계
한국통신학회 학술대회논문집
2002 .11
-
100Gb/s ( 10Gb/s ×10 채널 ) 신호의 180㎞ 분산천이 광섬유 전송실험 ( Transmission 100Gb/s × 10channels Signals Over 180Km of Dispersion - Shifted Fiber )
대한전자공학회 학술대회
1997 .01
-
10Gb/s 광전송 시스템 개발
한국통신학회 워크샵
1996 .01
-
100Gb/s 광전송 시스템 개발
한국통신학회 워크샵
1996 .01
-
10Gb/s 광전송시스템 개발
한국통신학회 워크샵
1995 .01
-
Optical Communication System at 40 Gb/s and Beyond
OPTOELECTRONICS & COMMUNICATIONS CONFERENCE
1997 .01
-
ボディ-コソトロ-ル回路を用いた低電壓 / 低消費電力 SOI - DRAM ( Low Voltage / Low Power SOI-DRAM with Multiple Body Control Circuits )
대한전자공학회 워크샵
1996 .01
-
10Gb/s 4 채널 수용 40Gb/s TDM 트랜스폰더 제작
한국통신학회 기타 간행물
2004 .11
-
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Giga-Bit급 DRAM을 위한 고유전 ( Ba , Sr ) TiO3 박막 커패시티의 유전완화 특성에 대한 회로 모델 ( A Circuit Model of the Dielectric Relaxation of the High Dielectric ( Ba , Sr ) TiO3 Thin Film Capacitor for Giga-Bit Scale DRAMs )
장병탁
,
차선용
,
이희철
전자공학회논문지-SD
2000
.04
DRAM 셀 구조의 셀 캐패시턴스 및 기생 캐패시턴스 추출 연구 ( A Study on the Extraction of Cell Capacitance and Parasitic Capacitance for DRAM Cell Structures )
윤석인
,
권오섭
,
원태영
전자공학회논문지-SD
2000
.07
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-013223815