A New Algorithm on VLSI-Block Placement Using Fuzzy Theory

Z. C. Gu ,  Shunichi Nakayama ,  Shoichi 외 4명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1990 .01

A Survey of Genetic Algorithms for VLSI Placement and Routing

Hee Il Ahn ,  Tae Won Cho

ICEIC : International Conference on Electronics, Informations and Communications

1995 .01

A Survey of Genetic Algorithms for VLSI Placement and Routing

Hee-Il Ahn ,  Tae Won Cho

ICEIC : International Conference on Electronics, Informations and Communications

1995 .08

VLSI Design

경종민

대한전자공학회 단기강좌

1983 .01

건널목 개량제도에 관한 고찰

방연근 ,  이순철

한국철도학회 논문집

2005 .08

VLSI의 신뢰성 ( Reliability Issues in VLSI )

이귀로

대한전자공학회 학술대회

1987 .05

철도건널목 위험평가 S/W 개발 : 철도건널목 안전관리를 위한 이력관리대상 도출을 중심으로

홍선호 ,  왕종배 ,  김상암 외 1명

한국철도학회 학술발표대회논문집

2004 .06

A Simultaneous Partitioning algorithm for VLSI Placement

Nak Woon Eum ,  Byoung Yoon Choon ,  Hyun Chan Lee 외 1명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1990 .01

VLSI설계와 CAD기술개발

오길록

전자진흥

1985 .01

Dimensional Relaxation에 의한 VLSI 배치 ( VLSI Placement by Dimensional Relaxation )

박승빈 ,  임재윤 ,  임인철

대한전자공학회 학술대회

1986 .01

Dimensional Relaxation에 의한 VLSI 배치

박승빈 ,  임재윤 ,  임인칠

대한전자공학회 학술대회

1986 .06

VLSI 한계

김충기

대한전자공학회 단기강좌

1983 .01

Energy Detection 및 Higher Order Crossings 를 이용한 방해신호 탐지 알고리즘

민건홍 ,  정민수 ,  김선우

한국통신학회 학술대회논문집

2017 .11

VLSI 설계 자동화에 대한 연구

경종민

제어로봇시스템학회 국내학술대회 논문집

1986 .10

VLSI System CAD에 관한 硏究

朴鎭秀

한국통신학회논문지

1983 .04

VLSI Design of HAS-160 Algorithm

Ju Dai Hyun ,  Byeong Yoon Choi

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

VLSI 자동설계기술 ( Design Automation for VLSI )

유영욱

대한전자공학회 학술대회

1987 .01

Signal Recovery from Wavelet Threshold Crossings

Makoto Nakashizuka ,  Hisakazu Kikuchi ,  Ikuo Ishii 외 1명

대한전자공학회 기타 간행물

1994 .01

VLSI System CAD에 관한 연구 ( A Study on Compute Aided VLSI System Design ）

박진수

한국통신학회지(정보와통신)

1983 .04

저 전력을 위한 VLSI 설계 최적화 ( Lower Power Driven VLSI Design Optimization )

조준동

CAD 및 VLSI 설계연구회지

1995 .01