Reed - Muller 전개식에 의한 범용 논리 모듈 Uf 의 다치 논리 회로의 최적 합성에 관한 연구 ( A Study on Optimal Synthesis of Multiple - Valued Logic Circuits using Universal Logic Modules Uf based on Reed - Muller Expansions )

최재석 ,  한영환 ,  성현경

전자공학회논문지-C

1997 .12

Reed-Muller 전개식에 의한 3치 논리회로의 설계

성현경

한국정보통신학회논문지

2007 .03

Logic Synthesis for Multi-level Reed Muller Circuits Using Matrix Transformations

Guee Sang Lee ,  J. Y. Chang ,  T. T. Hwang 외 3명

ICVC : International Conference on VLSI and CAD

1993 .01

Logic Synthesis

황선영

CAD기술특강

1989 .01

이단계 Reed-Muller 회로의 최소화에 관한 새로운 접근 ( A New Approach to the Minimization of Two-level Reed-Muller Circuits )

장준영 ,  이귀상

전자공학회논문지-B

1993 .09

Reed-Muller 부호의 복호에 관한 연구 ( On the Decoding Algorithm of Reed-Muller Codes )

조성호 ,  김영준 ,  김창규 외 1명

대한전자공학회 학술대회

1984 .01

행렬연산을 이용한 다단계 Reed Muller 회로 합성 ( Synthesis of Multi-level Reed Muller Circuits Using Matrix Operations )

장준영 ,  이형수 ,  천승환 외 1명

대한전자공학회 학술대회

1993 .01

Synthesis of Multi-level Reed Muller Circuits Using Matrix Transformations

Guee Sang Lee ,  Jung Yiung Chang ,  Ting Ting Hwang 외 5명

International Conference on Electronics, Informations and Communications

1993 .01

SYNTHESIS OF MULTI-LEVEL REED MULLER CIRCUITS USING MATRIX TRANSFORMATIONS

G.S. LEE ,  J.Y. CHANG ,  T.T. HWANG 외 2명

ICEIC : International Conference on Electronics, Informations and Communications

1993 .08

AN APPROACH FOR LOGIC SYNTHESIS

Takeshi Yoshimu ,  a

ICVC : International Conference on VLSI and CAD

1989 .01

Reed-Muller 부호의 인코더 및 디코더 설계 ( Design of an Encoder and Decoder Using Reed-Muller Code )

김영곤 ,  강창언

한국통신학회 학술대회논문집

1984 .01

Reed - Muller 부호의 인코더 및 디코더 설계

김영곤 ,  강창언

한국통신학회 학술대회논문집

1984 .11

Reed-Muller 부호의 커버링 반경 ( Covering Radius of Reed-Muller Codes )

양경철

한국통신학회 학술대회논문집

1995 .01

Reed-Muller 부호를 이용한 효율적인 무직류부호의 설계 ( Design of efficient DC-free codes based on Reed-Muller codes )

정창기 ,  주언경

한국통신학회 학술대회논문집

1997 .01

Reed-Muller 부호를 이용한 효율적이 무직류부호의 설계 ( Design of efficient DC-free codes based on Reed-Muller codes )

정창기 ,  주언경

한국통신학회 공개발표회 및 토론회

1997 .01

OFDM 통신시스템을 위한 2차 Reed-Muller 부호의 복호 알고리즘 분석

박민규 ,  이정재

한국통신학회 학술대회논문집

2003 .07

Logic Synthesis and Optimization

김보관

CAD기술특강

1991 .01

Fault Analysis of the Ternary Logic Using Spectral Method

Jong O Kim ,  Young Gun Kim ,  Dong Young Pa 외 4명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1995 .01

A Logic Verification ＆ Synthesis System ( I ) ( A Logic Verification and Synthesis System ( 1 ) )

조중휘 ,  이성봉 ,  박성범 외 1명

대한전자공학회 학술대회

1985 .01

연판정 검출기를 사용한 1차 Reed-Muller 부호에 근거한 복합 자동반복요구 프로토콜 ( Hybrid-ARQ Protocols Based on First-Order Reed-Muller Codes with Soft Decision Detectors )

황원택 ,  김동인

한국통신학회논문지

1996 .05