지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
- 발행연도
- 1992.1
- 수록면
- 312 - 317 (6page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Gate Matrix Layout 의 Compaction Algorithm ( Compaction Algorithm for Gate Matrix Layout )
대한전자공학회 학술대회
1985 .01
-
부분 변환을 이용한 새로운 2 차원 Layout Compaction
한국정보과학회 학술발표논문집
1986 .10
-
Analog Cell Placement by Genetic Algorithms
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1996 .01
-
Building Block Placement and Routing
CAD기술특강
1989 .01
-
Design of Geometry Rule-Based Expert System for IC Layout Compaction
ICVC : International Conference on VLSI and CAD
1991 .01
-
Layout Design Optimization for Manufacturability by Using 2D Compaction
대한전자공학회 ISOCC
2006 .10
-
AN ALGORITHM TO DETECT POSITIVE CYCLES IN A CONSTRAINT GRAPH FOR LAYOUT COMPACTION
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1989 .01
-
A Hierarchical Placement Algorithm for Building Block Layout Design
ICVC : International Conference on VLSI and CAD
1991 .01
-
A Fast Minimum Cost Flow Algorithm and Its Application to VLSI Layout Compaction
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1996 .01
-
Accelerated Design of Analog, Mixed-Signal Circuits with FineSimTM and TitanTM
대한전자공학회 ISOCC
2009 .11
-
An Analog Layout Floorplanner Using Its Parameterized Module Layout Structure
대한전자공학회 기타 간행물
1996 .01
-
설계기간 단축을 위한 Custom-IC 배선 자동화 툴 개발
한국정밀공학회 학술발표대회 논문집
2014 .05
-
A New Hierarchical Layout Compaction Scheme with Automatic Jog Insertion
ICVC : International Conference on VLSI and CAD
1991 .01
-
Virtual Symmetry Axes for the Layout of Analog IC's
ICVC : International Conference on VLSI and CAD
1991 .01
-
Analog 시뮬레이션 및 모델링 기법 ( Analog Simulation and Modeling )
대한전자공학회 세미나
1995 .01
-
A Survey of Genetic Algorithms for VLSI Placement and Routing
ICEIC : International Conference on Electronics, Informations and Communications
1995 .08
-
A Survey of Genetic Algorithms for VLSI Placement and Routing
ICEIC : International Conference on Electronics, Informations and Communications
1995 .01
-
Programmable Layout Generator for Analog Cell Compiler
대한전자공학회 학술대회
1996 .01
-
Novel Constraints-Driven Analog Device Placement Based on Optimum Device Generation
ICVC : International Conference on VLSI and CAD
1997 .01
-
A Routing Method for Macro Cell VLSI Layout
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1990 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
VLSI Layout에서의 효율적인 채널 배선 알고리즘 ( An Efficient Channel Routing Algorithm in VLSI Layout )
이기희
,
엄성호
,
임재윤
외 1명
대한전자공학회 학술대회
1985
.01
설계기간 단축을 위한 Custom-IC 배선 자동화 툴 개발
이상호
,
이근봉
한국정밀공학회 학술발표대회 논문집
2014
.05
Layout design optimization of pipe system in ship engine room for space efficiency
Dong-Myung Lee
,
Soo-Young Kim
,
Byung-Young Moon
외 1명
Journal of Advanced Marine Engineering and Technology (JAMET)
2013
.11
채널배선 문제에 대한 분산 평균장 유전자 알고리즘
홍철의
한국정보통신학회논문지
2010
.02
3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구
노석순
,
권기원
,
김소영
전자공학회논문지
2013
.04
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-013190311