지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 문병인
- 발행연도
- 2021
- 저작권
- 경북대학교 논문은 저작권에 의해 보호받습니다.
이용수6
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
Most lane detection methods are based on image processing, and line detection using Hough transform (HT) on the image is the most traditional method. However, Hough space of the HT requires a lot of hardware memory usage because it needs to store line information for the entire input image. Therefore, this paper proposes a subwindow-based HT hardware architecture to reduce the hardware memory usage. It was implemented for the Stratix IV EP4SGX230KF40C2 FPGA, and the input image used in the experiment was XGA(1024 x 768). Compared with the existing hardware architecture, As a result of estimating the resource area used in the Hough transform hardware architecture it is estimated to have decreased by 7.918% compared to the previous one. The proposed method presents a possibility for a method to reduce the hardware memory usage in HT hardware architecture.
목차
1. Introduction 12. Background 32.1. Canny Edge Detector (CED) 32.2. Hough Transform (HT) 42.3. 개선된 수식을 이용한 HT 62.4. 허프 공간 73. Proposed Architecture 83.1. Line Detection Process 83.2. Hardware Architecture 123.2.1. Line Buffer (LB) Module 123.2.2. Hough Transform (HT) Module 143.2.3. Line Searching (LS) Module 204. 실험 및 결과 235. 결론 27참고 문헌 28영문 초록 30
최근 본 자료
댓글(0)
0