지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 강진구
- 발행연도
- 2021
- 저작권
- 인하대학교 논문은 저작권에 의해 보호받습니다.
이용수1
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 연구 논문은 초당 수 기가비트의 속도의 고속 인터페이스 내부에서 리시버 시스템에 사용되는 비동기 클럭을 이용한 적응형 등화기의 설계에 관한 연구 논문이다. 본 연구가 제안하는 내용은 고속 인터페이스 리시버 시스템에서 저속의 비동기 클럭을 이용하여 BER(bit error rate) 성능을 추정한다. 그리고 리시버 시스템 내부에 있는 등화기에서 사용되는 여러 계수들을 조절하는 방법으로 최적의 등화계수를 찾아 낮은 BER 성능을 얻어 신호의 성능을 향상시키는 것을 목표로 한다.
눈 열림 모니터링 기술(eye opening monitoring)은 BER을 향상시키기 위한 연구 중에 하나이다. 눈 열림 모니터링을 이용한 적응형 등화 시스템은 아날로그-디지털 변화기를 사용하지 않은 간단한 회로로 아이 다이어그램을 얻을 수 있다. 하지만 눈 열림 모니터링 시스템을 구현하기 위하여 다수의 위상을 생성하는 고속의 클럭 발생기와 그 위상에서 동작하는 추가 샘플러가 필요하다. 따라서 회로의 복잡도가 증가하고, 회로 구동을 위한 많은 전력이 필요해진다는 단점이 생긴다. 본 연구는 이런 단점을 해결하기 위하여 비동기식 히스토그램을 이용한 적응형 등화 시스템을 제안한다.
본 시스템은 디지털 컨트롤러와 샘플러로 구성되어있다. 샘플러는 고속의 데이터를 저속 비동기 신호를 이용하여 히스토그램의 값을 얻어 디지털 컨트롤러로 보낸다. 디지털 컨트롤러는 샘플러에 들어가는 등화기 계수의 값과 샘플러에 들어가는 기준전압의 값, 회로를 동기화하기 위한 신호 등을 샘플러로 보내고 값을 출력한다. 또한 디지털 컨트롤러는 함수 최적화 알고리즘 중 하나인 경사하강 알고리즘(gradient descent algorithm)을 사용하여 등화기의 여러 계수들을 조절하고, 최적화하여 입력 신호의 눈(eye)을 최대한으로 만드는 동작을 한다.
본 연구에서 설계된 시스템은 Xilinx Vivado 2016.4를 이용하여 Verilog HDL로 설계되었으며, Zynq-7000 AP SoC가 탑재된 ZC706 보드와 Kintex-7 KC705 보드를 이용했다. 디지털 컨트롤러 블록을 합성한 결과 ZC706 보드에서는 517개의 LUT와 310개의 Flip-Flop이 사용되었으며, KC705 보드에서는 278개의 LUT와 1,440byte의 BRAM, 110개의 Flip-Flop이 사용되었다. 25.8Mhz의 속도로 시스템을 제어하며 동시에 2.5Gb/s의 속도를 가지는 입력 데이터의 히스토그램을 10.8ms마다 생성한다. 데이터를 등화 하는데 걸리는 시간은 총 108ms의 적응 시간을 가진다.
눈 열림 모니터링 기술(eye opening monitoring)은 BER을 향상시키기 위한 연구 중에 하나이다. 눈 열림 모니터링을 이용한 적응형 등화 시스템은 아날로그-디지털 변화기를 사용하지 않은 간단한 회로로 아이 다이어그램을 얻을 수 있다. 하지만 눈 열림 모니터링 시스템을 구현하기 위하여 다수의 위상을 생성하는 고속의 클럭 발생기와 그 위상에서 동작하는 추가 샘플러가 필요하다. 따라서 회로의 복잡도가 증가하고, 회로 구동을 위한 많은 전력이 필요해진다는 단점이 생긴다. 본 연구는 이런 단점을 해결하기 위하여 비동기식 히스토그램을 이용한 적응형 등화 시스템을 제안한다.
본 시스템은 디지털 컨트롤러와 샘플러로 구성되어있다. 샘플러는 고속의 데이터를 저속 비동기 신호를 이용하여 히스토그램의 값을 얻어 디지털 컨트롤러로 보낸다. 디지털 컨트롤러는 샘플러에 들어가는 등화기 계수의 값과 샘플러에 들어가는 기준전압의 값, 회로를 동기화하기 위한 신호 등을 샘플러로 보내고 값을 출력한다. 또한 디지털 컨트롤러는 함수 최적화 알고리즘 중 하나인 경사하강 알고리즘(gradient descent algorithm)을 사용하여 등화기의 여러 계수들을 조절하고, 최적화하여 입력 신호의 눈(eye)을 최대한으로 만드는 동작을 한다.
본 연구에서 설계된 시스템은 Xilinx Vivado 2016.4를 이용하여 Verilog HDL로 설계되었으며, Zynq-7000 AP SoC가 탑재된 ZC706 보드와 Kintex-7 KC705 보드를 이용했다. 디지털 컨트롤러 블록을 합성한 결과 ZC706 보드에서는 517개의 LUT와 310개의 Flip-Flop이 사용되었으며, KC705 보드에서는 278개의 LUT와 1,440byte의 BRAM, 110개의 Flip-Flop이 사용되었다. 25.8Mhz의 속도로 시스템을 제어하며 동시에 2.5Gb/s의 속도를 가지는 입력 데이터의 히스토그램을 10.8ms마다 생성한다. 데이터를 등화 하는데 걸리는 시간은 총 108ms의 적응 시간을 가진다.
목차
제 1 장 서론 및 배경 이론 11.1 서론 11.2 비동기 히스토그램 모니터링 시스템 21.3 히스토그램 41.3.1 비동기 클럭과 데이터 간 위상 관계 41.3.2 샘플링 포인트에 따른 히스토그램 51.3.3 데이터 신호 품질과 비동기 히스토그램 간 관계 61.4 적응형 등화 시스템 71.4.1 CTLE 81.4.2 경사 하강 알고리즘 11제 2 장 적응형 등화 시스템 구조 142.1 눈 열림 모니터링 방법 142.1.1 통계적 시그마 추적 방법 152.1.2 마스크 이용 방법 172.1.3 신호 카운팅 기반의 눈 열림 모니터링을 이용한 방법 192.2 비동기 클럭 히스토그램 이용 방법 20제 3 장 제안하는 시스템 설계 233.1 히스토그램 모니터링 시스템 설계 233.1.1 샘플러 253.1.2 타이밍 카운트 제어 블록 263.1.3 메모리 제어 블록 283.1.4 프로세서 블록 293.1.5 눈 열림 면적 계산 회로 설계 313.2 적응형 등화 시스템 설계 35제 4 장 실험 결과 및 고찰 394.1 비동기 히스토그램 모니터링 시스템 설계 검증 394.1.1 샘플러 모의실험 394.1.2 타이밍 카운트 제어 모의실험 414.1.3 눈 열림 면적 계산 블록 모의실험 424.1.4 메모리 제어 모의실험 434.1.5 시리얼 통신 출력 검증 444.3 적응형 등화 시스템 설계 검증 464.4 ZC706 보드와 KC705 보드를 이용한 시스템 설계 검증 494.5 ZC706 보드와 아날로그 칩을 이용한 시스템 설계 검증 514.5 전체 시스템 성능 57제 5 장 결론 60참고문헌 62
최근 본 자료
댓글(0)
0