지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 강진구
- 발행연도
- 2021
- 저작권
- 인하대학교 논문은 저작권에 의해 보호받습니다.
이용수2
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
제안하는 C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 12비트 SAR A/D 변환기는 기존 SAR A/D 변환기의 낮은 전력소모를 더 효율적으로 줄이고자 설계하였으며, 다음과 같은 설계방법을 사용하였다. 첫 번째, 제안하는 C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 SAR A/D 변환기는 샘플링 클록의 듀티비를 기존의 50%에서 25%로 줄여 동적 전력소모를 줄이도록 설계를 하였다.
두 번째, 위의 방법으로 인하여 발생하는 커패시터 D/A 변환기의 커패시터 충/방전 문제를 해결하기 위하여 클록 발생기를 이용하여 샘플링 클록을 변경하였다. 커패시터 D/A 변환기의 64C, 32C에 해당하는 비트를 결정할 때의 샘플링 시간을 2배로 증가시킴으로써 발생하는 커패시터 충/방전 시간 부족 문제를 해결하여 샘플링 속도를 유지하였다.
세 번째, 전체 전력소모의 대부분을 차지하는 디지털 블록의 공급전압을 낮춤으로서 전력소모를 감소시켰다. 디지털 블록은 전체 전력소모의 70%를 차지하므로 이의 공급전압을 1.2V에서 0.6V로 낮춤으로써 전력소모를 디지털 블록의 전력소모를 1/4로 감소시켰다.
제안하는 C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 12비트 SAR A/D 변환기는 IoT 및 웨어러블 기기에 사용하는 저전력 어플리케이션에 사용하기 위하여 31.2W의 전력소모를 가진다. 공급 전압은 1.2V이며, 10MHz의 샘플링 속도를 가진다. 칩은 Samsung 65nm 6메탈 1폴리 CMOS 공정을 이용하였다.
두 번째, 위의 방법으로 인하여 발생하는 커패시터 D/A 변환기의 커패시터 충/방전 문제를 해결하기 위하여 클록 발생기를 이용하여 샘플링 클록을 변경하였다. 커패시터 D/A 변환기의 64C, 32C에 해당하는 비트를 결정할 때의 샘플링 시간을 2배로 증가시킴으로써 발생하는 커패시터 충/방전 시간 부족 문제를 해결하여 샘플링 속도를 유지하였다.
세 번째, 전체 전력소모의 대부분을 차지하는 디지털 블록의 공급전압을 낮춤으로서 전력소모를 감소시켰다. 디지털 블록은 전체 전력소모의 70%를 차지하므로 이의 공급전압을 1.2V에서 0.6V로 낮춤으로써 전력소모를 디지털 블록의 전력소모를 1/4로 감소시켰다.
제안하는 C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 12비트 SAR A/D 변환기는 IoT 및 웨어러블 기기에 사용하는 저전력 어플리케이션에 사용하기 위하여 31.2W의 전력소모를 가진다. 공급 전압은 1.2V이며, 10MHz의 샘플링 속도를 가진다. 칩은 Samsung 65nm 6메탈 1폴리 CMOS 공정을 이용하였다.
목차
제 1 장 서 론 1제 2 장 아날로그/디지털 변환기 개요 42.1 아날로그/디지털 변환기의 기본 동작 원리 42.1.1 아날로그/디지털 변환기의 개요 42.1.2 아날로그/디지털 변환기의 샘플링 주파수 52.1.3 아날로그/디지털 변환기의 해상도 62.1.4 아날로그/디지털 변환기의 양자화 오차 72.2 SAR A/D 변환기 개요 102.2.1 SAR A/D 변환기의 구조 102.2.2 SAR A/D 변환기의 동작 원리 132.2.3 SAR A/D 변환기의 커패시터 D/A 변환기 142.3 비교기 및 전단증폭기 182.3.1 이상적인 비교기 182.3.2 전단증폭기 19제 3 장 제안하는 SAR A/D 변환기 설계 203.1 제안하는 C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 SAR A/D 변환기 203.2 제안하는 SAR A/D 변환기의 구조 및 원리 213.3.1 제안하는 C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 SAR A/D 변환기의 구조 213.3.2 제안하는 C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 SAR A/D 변환기의 동작 원리 243.3 제안하는 SAR A/D 변환기의 구성 회로 253.3.1 다이나믹 래치 비교기 253.3.2 SR 래치 273.3.3 리셋 생성 회로 293.3.4 클록 발생기 313.3.4 Shift Register 및 SAR Logic 323.3.5 전단증폭기 343.3.6 Output Register 35제 4 장 실험 결과 및 측정 결과 374.1 제안하는 C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 SAR A/D 변환기의 선정 374.2 제안하는 SAR A/D 변환기의 모의실험 결과 374.2.1 Pre-simulation 결과 394.3 제안하는 SAR A/D 변환기의 측 결과 374.3.1 측정 결과 39제 5 장 결 론 45참고문헌 46
최근 본 자료
댓글(0)
0