지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수9
제1장 서 론 1제2장 Flip Flop 개요 4제1절 저전력 설계의 필요성 4제2절 기억소자(Storage Element) 51. 정적 동작과 동적 동작 52. D-Latch 73. Master-Slave Flip Flop 9제3절 Flip Flop의 Timing parameter 101. Setup time & Hold time 112. C-Q delay 14제4절 CMOS 논리 회로의 전력 소모 151. 동적 전력 소모 152. 단락 회로 전류 173. 정적 누설 전류 194. Flip Flop의 전력 소모 20제3장 제안하는 Flip Flop 설계 22제1절 기존의 Flip Flops 221. Transmission Gate Flip Flop 222. True Single Phase Clock Flip Flop 243. Adaptive-Coupling Flip Flop 264. Static Single-Phase Contention-Free Flip Flop 285. Change Sensing Flip Flop 30제2절 제안하는 DCSFF의 설계 331. Dual Change Sensing Flip Flop 332. Dual Change Sensing 1 353. Dual Change Sensing 2 36제3절 DCSFF의 전력 소모 감소 기법 381. Redundant Transition 382. Short Circuit Current 403. Race Condition Solution 41제4장 On-Chip Testing Circuits 43제1절 Setup & Hold Time 측정 블록 431. Self Calibration Circuit 452. Fine delay line 473. Analog control delay line 484. DUT checker 51제2절 C-Q delay 측정 블록 52제3절 Power Consumption 측정 블록 54제4절 Simulation 결과 55제5장 Layout 및 측정 결과 57제1절 Layout의 목적 및 고려사항 57제2절 Device Under Test(DUT) Layout 58제3절 Setup & Hold Time 측정 블록 Layout 60제4절 전체 chip layout 61제5절 Measurement 631. 측정 환경 632. Test Board 643. Measured result 65제6장 결 론 68참 고 문 헌 70ABSTRACT 72
0