메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

안준은 (경북대학교, 경북대학교 대학원)

지도교수
공성호.
발행연도
2020
저작권
경북대학교 논문은 저작권에 의해 보호받습니다.

이용수3

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
공진형 가속도계는 압저항형, 압전형, 용량형과 같은 기존 방식의 가속도계에 비해 고정밀 가속도계 구현을 위한 대표적인 기술로 많은 장점을 가지고 있다. 그러나 외부에서 인가되는 가속도에 의한 내부 공진계의 응력 변화를 동작 원리로 사용한다는 점에서 근본적인 어려움이 있다. 즉 공진형 가속도계를 설계, 제작하는 과정에서 감도를 높게 가져갈수록 잔류 응력이나 패키징 응력의 변화에 과다하게 영향을 받는 문제가 발생한다.
본 논문에서는 기존 차분 공진형 가속도계의 응력 문제를 개선하기 위해, 가속도계의 설계, 칩 제작 공정, 패키징 공정 분야에서 새로운 기법을 제안한다. 제안된 방식은 차분 공진형 가속도계의 구조적 대칭성을 확보하고, 패키징 응력과 열응력에 의한 영향을 저감할 수 있는 기술이다.
본 논문에서는 제안된 기술이 적용된 차분 공진형 가속도계의 모델링과 해석을 통해 체계적인 설계 방법을 제시하고 있다. 또한 제작 공정을 고려하여 차분 공진형 가속도계의 성능을 높이기 위한 구조물 형태를 제시하고, 설계 결과를 구현하여 이론의 적합성을 검증하였다. 특히 본 논문은 silicon on glass (SOG) 공정의 핸들 기판으로 두 가지 종류의 기판을 사용하였다. 즉, 일반적으로 사용되는 glass wafer와 이를 대신할 수 있는 glass on silicon (GOS) wafer를 이용하여 두 가지 종류의 차분 공진형 가속도계를 제작하였다. 이 논문은 GOS wafer를 핸들 기판으로 이용하여 공진형 가속도계의 설계와 제작을 진행하고, 결과를 검증한 최초의 시도인 점에서 의의를 갖는다.
제작 공정은 기존의 SOG 공정과 완전히 호환되기 때문에 다양한 센서 제작에 활용할 수 있다. 한편, 제작된 차분 공진형 가속도계에 대한 성능 시험은 기 개발된 신호 처리부를 이용하여 수행되었다.
본 논문에서는 차분 공진형 가속도계 개발에 필요한 설계와 제작 그리고 평가에 관한 기술적 내용을 포함하고 있다. 먼저 1장에서 공진형 가속도계의 개발 역사를 살펴보고, 2장에서는 차분 공진형 가속도계의 동작 원리를 설명한다. 적정 설계를 위한 여러 설계요소와 출력 성능과의 상관관계를 살펴본다. 특히, 온도 민감도 및 히스테리시스 저감에 중점을 둔 차분 공진형 가속도계 설계 기법을 자세히 다룬다. 그리고, 설계 의도와 가속도계 주요 구조물에 대한 설계 및 온도 특성에 대한 해석 결과를 설명한다. 또한, 비대칭 패키징 응력과 열응력이 차분 공진형 가속도계의 성능에 미치는 영향을 살펴본다. 3장에서는 SOG 공정에 기반한 차분 공진형 가속도계 제작 공정을 다루었다. 4장에서는 본 논문에서 제안된 주요 가속도계 제작 기술들(앵커 접합 기술, 이중 식각 마스크 기술, 필러 다이 접합 기술)이 자세하게 기술되었다. 그리고, 비대칭 패키징 응력, 열응력, 바이어스, 바이어스 안정도, 바이어스 히스테리시스에 대한 평가 결과와 고찰을 포함하였다. 마지막으로 5장에서는 논문의 주요 내용을 요약하였다.

목차

1. Introduction 1
1.1. Background 1
1.1.1. Overview of Accelerometers 1
1.1.2. History of Resonant Accelerometer Development 3
1.1.3. Low-Stress Packaging for High-precision MEMS Inertial sensor 11
1.2. Research Objectives 12
1.3. Organization 13
2. Related Theories and Design 22
2.1. Principle of Operation 22
2.2. DRA Design 23
2.2.1. DETF Resonator 23
2.2.2. Structural Design of DRA 32
2.2.3. Scale Factor Analysis 34
2.2.4. Temperature Sensitivity Analysis 35
2.2.5. Modal Analysis 37
2.2.6. Comparison of Temperature Characteristic 38
2.2.7. Housing Design and Configuration 39
2.2.8. Summary of DRA Design Results 42
2.3. Evaluation for the DRA 43
2.3.1. Asymmetric Packaging Stress Evaluation 43
2.3.2. Thermal Stress Evaluation 44
3. Fabrication 52
3.1. Overview of Fabrication Process 52
3.2. Chip Fabrication 55
3.2.1. Glass Wafer Process 55
3.2.2. Silicon Wafer Process 56
3.2.3. Anodic Bonding 58
3.2.4. Lapping and Polishing 60
3.2.5. Detailed Structure Formation 61
3.2.6. Dicing 62
3.3. Die Attach 66
3.4. Subsequent Packaging Processes after Die Attach 70
4. Results and Considerations 75
4.1. Key Process Technology 75
4.1.1. Anchor Bonding Technology 75
4.1.2. Double Etch Mask Technology 82
4.1.3. Pillar Die Attach Technology 87
4.2. Evaluation Result for Asymmetric Packaging Stress 92
4.3. Evaluation Result for Thermal Stress 99
4.4. Performance Test Result 103
4.4.1. Bias 103
4.4.2. Bias Stability 104
4.4.3. Bias Hysteresis 104
5. Conclusions and Future Research 109

최근 본 자료

전체보기

댓글(0)

0