지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 윤광섭
- 발행연도
- 2017
- 저작권
- 인하대학교 논문은 저작권에 의해 보호받습니다.
이용수5
이 논문의 연구 히스토리 (3)
2017
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 터치패드와 같은 인체와 기기간의 인터페이스를 가능하게해주는 시스템에 적용 가능한 A/D 변환기를 설계하였다. 기기들의 고성능화에 따라 높은 동작속도가 요구되고, 휴대가능 기기들이 개발되어서 전력소모의 최소화와 소자들의 소형화가 필요하다.
위의 이유로 본 논문에서는 기준전압 가변 비교기와 스텝당 2비트 기법을 이용한 저 전력 CMOS SAR A/D 변환기를 제안한다. 전체 회로의 구성은 상위5비트 디지털 비트를 결정하는 기준전압 가변 비교기와 하위5비트를 위한 커패시터 D/A 변환기 그리고 클럭 더블 회로로 구성되어서 데이터 변환을 위한 클럭 주기를 감소시켜 동작속도를 높였다. 기준전압 가변 비교기를 사용해서 기존의 스텝당 2비트 SAR A/D 변환기에서 비교기의 개수를 줄이고 커패시터 D/A 변환기의 용량을 감소시켰다. 상위5비트는 기준전압 가변 비교기를 이용해서 디지털 코드가 결정된다. 기준전압 가변 비교기는 입력 쌍에 전류패스를 연결해서 오프셋을 변화시키고, 상위5비트의 디지털 코드에 따라 순차적으로 기준전압이 이동된다. 하위5비트는 커패시터 D/A 변환기의 스위칭으로 기준전압을 변화시켜 디지털 코드를 결정한다. 이 기법으로 커패시터 D/A 변환기의 용량을 줄이고 동적 전력 소모를 줄이고 칩 면적도 감소시켰다. 클럭 더블 회로는 외부 클럭의 주기를 2배 감소시켜 스텝당 2비트로 동작속도를 높였다.
설계된 10비트 SAR A/D 변환기는 마그나칩 0.18㎛ CMOS 1Poly 6Metal 공정으로 제작되었고 모의실험 결과 1.8V 공급전압 그리고 1kHz의 정현파 입력에 대해 최대 샘플링 주파수 10MHz에서 56의 전력소모와 9.5비트의 ENOB을 보였다. 7.73fJ/step의 FoM을 갖는 제안된 SAR A/D 변환기는 저전력 시스템에 적용될 것으로 기대된다.
위의 이유로 본 논문에서는 기준전압 가변 비교기와 스텝당 2비트 기법을 이용한 저 전력 CMOS SAR A/D 변환기를 제안한다. 전체 회로의 구성은 상위5비트 디지털 비트를 결정하는 기준전압 가변 비교기와 하위5비트를 위한 커패시터 D/A 변환기 그리고 클럭 더블 회로로 구성되어서 데이터 변환을 위한 클럭 주기를 감소시켜 동작속도를 높였다. 기준전압 가변 비교기를 사용해서 기존의 스텝당 2비트 SAR A/D 변환기에서 비교기의 개수를 줄이고 커패시터 D/A 변환기의 용량을 감소시켰다. 상위5비트는 기준전압 가변 비교기를 이용해서 디지털 코드가 결정된다. 기준전압 가변 비교기는 입력 쌍에 전류패스를 연결해서 오프셋을 변화시키고, 상위5비트의 디지털 코드에 따라 순차적으로 기준전압이 이동된다. 하위5비트는 커패시터 D/A 변환기의 스위칭으로 기준전압을 변화시켜 디지털 코드를 결정한다. 이 기법으로 커패시터 D/A 변환기의 용량을 줄이고 동적 전력 소모를 줄이고 칩 면적도 감소시켰다. 클럭 더블 회로는 외부 클럭의 주기를 2배 감소시켜 스텝당 2비트로 동작속도를 높였다.
설계된 10비트 SAR A/D 변환기는 마그나칩 0.18㎛ CMOS 1Poly 6Metal 공정으로 제작되었고 모의실험 결과 1.8V 공급전압 그리고 1kHz의 정현파 입력에 대해 최대 샘플링 주파수 10MHz에서 56의 전력소모와 9.5비트의 ENOB을 보였다. 7.73fJ/step의 FoM을 갖는 제안된 SAR A/D 변환기는 저전력 시스템에 적용될 것으로 기대된다.
목차
요약············ⅰAbstract············ⅱ목차············ⅲ그림목차············표목차············ⅶ제 1 장 서론············1제 2 장 아날로그/디지털 변환기 개요············32.1 A/D 변환기의 기본 배경············32.1.1 해상도············32.1.2 양자화 오차············42.2 SAR A/D 변환기············72.2.1 SAR A/D 변환기 개요 및 구조 ············72.2.2 SAR A/D 변환기의 원리············82.2.3 전하 재분배 방식 SAR A/D 변환기의 동작 원리·······102.3 비교기············142.3.1 비교기의 개요············142.3.2 정궤환 래치 회로············15제 3 장 기준전압 가변 비교기와 스텝당 2비트 기법을 이용한 10비트 SAR A/D 변환기 설계······················183.1 스텝당 2비트 SAR A/D 변환기 ·················183.2 기준전압 가변 비교기를 적용한 SAR A/D 변환기 ······193.3 제안하는 기준전압 가변 비교기와 스텝당 2비트 기법을 이용한 10비트 SAR A/D 변환기 ······················213.3.1 제안하는 기준전압 가변 비교기와 스텝당 2비트 기법을 이용한 10비트 SAR A/D 변환기의 구조 ····················223.3.2 제안하는 기준전압 가변 비교기와 스텝당 2비트 기법을 이용한 10비트 SAR A/D 변환기의 동작원리 ················233.4 제안하는 SAR A/D 변환기의 구성회로 ·················253.4.1 기준전압 가변 비교기 ·····················253.4.2 하위5비트를 위한 커패시터 D/A 변환기 ············323.4.3 클럭 더블 회로 ···············353.4.4 SAR 논리회로 ············37제 4 장 실험 결과 및 고찰···············394.1 제안하는 SAR A/D 변환기의 모의실험 결과 ··········394.1.1 기준전압 가변 비교기의 상위5비트 선정 ·············394.1.2 선 모의실험 결과 ············414.1.3 후 모의실험 결과 ··············434.2 제작된 칩의 측정 결과 ··············47제 5 장 결론 ······················52참고문헌 ···················53
최근 본 자료
댓글(0)
0