메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

신희욱 (서강대학교, 서강대학교 대학원)

지도교수
이승훈.
발행연도
2017
저작권
서강대학교 논문은 저작권에 의해 보호받습니다.

이용수0

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
This work proposes a 12b 30MS/s 90nm CMOS SAR ADC employing low-power composite switching with an active die area of 0.055mm2. The proposed composite switching combines the conventional VCM-based switching with the monotonic switching sequentially, while minimizing the switching power of a DAC and the dynamic offset to degrade a linearity of the SAR ADC. The proposed ADC decides lower 7-bit by using a resistor string coupled with a unit capacitor array in a C-R hybrid DAC, which considerably reduces the number of unit capacitors required in the DAC. On the other hand, the input range-scaling scheme in the proposed DAC matches an input signal range exactly to the reference voltage range without extra capacitors. As a result, the total number of unit capacitors used for this 12b ADC is only 44 and the DAC area is reduced considerably. Meanwhile, a two equally-divided capacitors topology in the first two MSB capacitors implements the VCM-based switching without extra switches and digital logic circuits. The measured DNL and INL of the prototype ADC in a 90nm CMOS are within 1.47LSB and 2.76LSB, respectively. The ADC shows a maximum SNDR of 50.16dB and a maximum SFDR of 60.80dB at 30MS/s. The ADC consumes 1.09mW at a 1.2V supply voltage.

목차

등록된 정보가 없습니다.

최근 본 자료

전체보기

댓글(0)

0