개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 김정범
- 발행연도
- 2017
- 저작권
- 강원대학교 논문은 저작권에 의해 보호받습니다.
이용수7
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
곱셈은 범용 마이크로프로세서 및 특수 목적 디지털 신호 처리에서 중요한 연산이며, 과학적인 계산이나 이미지 처리 컴퓨터 그래픽과 같은 고속 컴퓨팅 시스템의 다양한 응용 분야에서 고속 곱셈기에 대한 요구가 증가하고 있다. 곱셈의 속도가 프로세서의 실행 속도를 결정하므로 다양한 구조의 고속 곱셈기가 지금까지 제안되어왔다.
부분 곱 압축 단은 곱셈기 지연의 상당 부분을 차지하고 있다. 초기에는 이론상 지연을 최적화하기 위한 방법으로 Wallace tree 방법이 사용되었다. Wallace tree 방법은 3-2 전가산기 사이의 복잡한 상호 연결을 요구하기 때문에 레이아웃 구현에 있어서 설계비용을 증가시키고 속도를 감소시켰다. 위와 같은 이유로 부분 곱 압축 단은 3-2 전가산기 대신에 4-2 압축회로로 대체되었다. 4-2 압축회로는 일반적으로 두 개의 3-2 전가산기를 직렬로 연결하여 사용되며, Binary tree 형태로 부분 곱 합산이 가능하여 저 전력 곱셈 성능을 향상 시킬 수 있다.
본 논문에서는 참고문헌을 통해 4-2 압축회로를 구성하는 XOR-XNOR, XOR, MUX 회로 및 4-2 압축회로 구조를 비교 분석하고, 최적화된 4-2 압축회로를 제안한다.
기존의 4-2 압축회로와 제안한 4-2 압축회로 가지고 16비트×16비트 곱셈기를 설계 하였을 때, 공급전압과 온도 측면에서 제안한 4-2 압축회로가 더 나은 성능을 보였다.
부분 곱 압축 단은 곱셈기 지연의 상당 부분을 차지하고 있다. 초기에는 이론상 지연을 최적화하기 위한 방법으로 Wallace tree 방법이 사용되었다. Wallace tree 방법은 3-2 전가산기 사이의 복잡한 상호 연결을 요구하기 때문에 레이아웃 구현에 있어서 설계비용을 증가시키고 속도를 감소시켰다. 위와 같은 이유로 부분 곱 압축 단은 3-2 전가산기 대신에 4-2 압축회로로 대체되었다. 4-2 압축회로는 일반적으로 두 개의 3-2 전가산기를 직렬로 연결하여 사용되며, Binary tree 형태로 부분 곱 합산이 가능하여 저 전력 곱셈 성능을 향상 시킬 수 있다.
본 논문에서는 참고문헌을 통해 4-2 압축회로를 구성하는 XOR-XNOR, XOR, MUX 회로 및 4-2 압축회로 구조를 비교 분석하고, 최적화된 4-2 압축회로를 제안한다.
기존의 4-2 압축회로와 제안한 4-2 압축회로 가지고 16비트×16비트 곱셈기를 설계 하였을 때, 공급전압과 온도 측면에서 제안한 4-2 압축회로가 더 나은 성능을 보였다.
목차
목 차Ⅰ. 서 론 -------------------------------------------------- 1Ⅱ. 고성능 4-2 압축회로 ---------------------------------------- 31. 4-2 압축회로 이론 ---------------------------------------- 32. XOR-XNOR 회로 ----------------------------------------- 43. XOR 회로 ----------------------------------------------- 64. MUX 회로 ---------------------------------------------- 75. 4-2 압축회로 구조 ---------------------------------------- 86. 4-2 압축회로 시뮬레이션 결과 및 토의 ------------------------ 12Ⅲ. 고성능 4-2 Compressor를 이용한 Multiplier -------------------- 141. 곱셈기 이론 --------------------------------------------- 142. Modified Booth 알고리즘 ---------------------------------- 153. 부호 확장 방지 ------------------------------------------ 184. 추가적인 부분 곱 행 방지 ---------------------------------- 195. 고성능 4-2 압축회로 배치 ---------------------------------- 216. Carry Lookahead 가산기 ---------------------------------- 237. 전체적인 곱셈기 구조 ------------------------------------- 26Ⅳ. 시뮬레이션 결과 ------------------------------------------- 27Ⅵ. 결 론 ------------------------------------------------ 30Ⅶ. 참 고 문 헌 ---------------------------------------------- 31
최근 본 자료
댓글(0)
0