지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 白俊杰
- 발행연도
- 2016
- 저작권
- 고려대학교 논문은 저작권에 의해 보호받습니다.
이용수2
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
Semiconductor manufacturing industry is a high density integration industry because it generates a vest number of data that takes about 300~400 processes that is supervised by numerous production parameters. It is asked of engineers to understand the correlation between different stages of the manufacturing process which is crucial in reducing production costs. With complex manufacturing processes, and defect processing time being the main cause. In the past, it was possible to grasp the corelation among manufacturing process stages through the engineer''s domain knowledge. However, It is impossible to understand the corelation among manufacturing processes nowadays due to high density integration in current semiconductor manufacturing. in this paper we propose a canonical correlation analysis (CCA) using both wafer test voltage variables and fail bit counts variables. using the method we suggested, we can increase the semiconductor yield which is the result of the package test.
목차
제 1 장 서론 …………………………………………………………‥‥ 1제 2 장 CCA를 이용한 상관 분석 …………………………………‥‥ 52.1 CCA(Canonical Correlation Analysis) …………………‥‥ 52.2 유의성 검정통계량 …………………………………‥‥‥‥ 8제 3 장 실험 ……………………………………………………‥‥‥‥‥ 103.1 실험 데이터 …………………………………………‥‥‥‥ 103.2 정준 상관 함수 선택 ………………………………‥‥‥‥ 103.3 정준 상관 분석 결과 ………………………………‥‥‥‥ 113.4 실험 성능 평가 ………………………………………‥‥‥ 143.5 통계적 예측 모형 ……………………………………‥‥‥ 123.6 실험 결과 …………………………………………‥‥‥‥ 16제 4장 결론 ……………………………………………………‥‥‥‥‥ 20[참고 문헌] ……………………………………………………‥‥‥‥‥‥ 21
최근 본 자료
댓글(0)
0